【摘要】： X處理器是一款面向流應(yīng)用的64位高性能微處理器。它包含多個存儲部件,如LRF、CCRF和SRF等等。本課題針對這些存儲部件全定制設(shè)計與實現(xiàn)展開研究,結(jié)合多種技術(shù)在0.13um工藝下實現(xiàn)了一款32字65位1讀1寫寄存器文件、一款2048字64位單端口SRAM。最差情況下模擬結(jié)果表明:寄存器文件的讀寫操作時間小于650ps,SRAM的讀寫操作時間不超過1.4ns。 譯碼器是存儲部件關(guān)鍵路徑的重要組成部分,提高譯碼速度能有效提高寄存器文件和SRAM的讀寫速度。本文把P型動態(tài)電路與靜態(tài)譯碼器結(jié)合,不僅解決了靜態(tài)譯碼器的寫重疊問題,而且提高了譯碼速度。此外,由于譯碼器關(guān)鍵路徑的特殊性,使用一種稱為“門偏斜”的關(guān)鍵路徑優(yōu)化方法。SRAM的譯碼使用這兩種技術(shù),取得了很好的效果。 良好的版圖布局能夠有效降低電路的面積、功耗和延時。歐拉路徑法是解決互補CMOS電路版圖布局的一種方法,然而對于不存在歐拉路徑的互補CMOS電路和非互補CMOS電路則無能為力。本文在基本歐拉路徑方法的基礎(chǔ)上,提出一種拓展的歐拉路徑方法,使之能夠應(yīng)用于所有互補CMOS電路和動態(tài)電路的版圖布局。在寄存器文件和SRAM版圖設(shè)計中使用上述方法,有效提高了版圖實現(xiàn)所需時間。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP333
【圖文】：

圣3.3模擬試驗與試驗結(jié)果為了驗證偏斜邏輯門技術(shù)所能夠得到的性能提升，我們做如下實驗。實驗所用電路圖和版圖如圖3.11所示。這里我們使用反相器鏈代替譯碼器關(guān)鍵路徑上的邏輯門。事實上，大容量存儲部件的譯碼需要這樣的反相器鏈，以加強驅(qū)動能力。該電路中反相器的尺寸均相同，關(guān)鍵路徑由6個反相器串連而成，每一級反相器驅(qū)動4個與之相同尺寸的反相器，即F04結(jié)構(gòu)。第一級反相器的輸入端標(biāo)記為IN，最后一級反相器的輸出標(biāo)記為OUT，這兩個是我們關(guān)注的結(jié)點。第一步:構(gòu)建電路圖和版圖;從 CHARTER0.13標(biāo)準(zhǔn)單元庫中選取最小尺寸反相器版圖

第三章中反相器鏈的模擬結(jié)果可以證明。為了給譯碼器電路產(chǎn)生精準(zhǔn)的脈沖信號，在設(shè)計過程中，我通過精細(xì)調(diào)整晶體管的溝道長度最終得到了非常精準(zhǔn)的脈沖電路。表4.2給出了部分反相器的尺寸，圖4.7是脈沖的波形圖。儼|;櫻|，罐娜:l

本文編號：2750662