【摘要】：現(xiàn)如今,隨著芯片的集成度和設(shè)計(jì)規(guī)模的不斷增大,電子系統(tǒng)的設(shè)計(jì)和驗(yàn)證工作變得極其繁瑣,能夠在較高的抽象層次進(jìn)行快速仿真的虛擬平臺(tái)可以極大地改善這類問題,在虛擬平臺(tái)上可以對(duì)整個(gè)電子系統(tǒng)進(jìn)行快速的建模,并能夠?qū)ζ溥M(jìn)行高效的評(píng)估,而Cache(高速緩存)作為電子系統(tǒng)中重要的組成部分,其可靠性會(huì)直接影響整個(gè)電子系統(tǒng)的正常工作。因此,在虛擬平臺(tái)層面上對(duì)容錯(cuò)Cache進(jìn)行快速建模,并對(duì)Cache的容錯(cuò)策略進(jìn)行高效快速且經(jīng)濟(jì)的驗(yàn)證,具有重要的實(shí)踐意義。本文選取HVP虛擬平臺(tái)作為研究平臺(tái),研究平臺(tái)中Cache的結(jié)構(gòu)及工作流程,基于平臺(tái)靈活可配置的特點(diǎn),建模了可包含多種容錯(cuò)方法的容錯(cuò)Cache模型,并設(shè)計(jì)了相應(yīng)的選擇端口,通過配置端口可以選擇不同容錯(cuò)方法。通過分析相關(guān)研究人員對(duì)存儲(chǔ)單元輻射實(shí)驗(yàn)的結(jié)果,針對(duì)故障發(fā)生頻率較高的一位和兩位數(shù)據(jù)翻轉(zhuǎn)情況,以分段的奇偶檢驗(yàn)碼和漢明碼為例,為Cache實(shí)現(xiàn)兩種具體的容錯(cuò)方法,并可以通過配置端口參數(shù),實(shí)現(xiàn)兩種容錯(cuò)方法的自由選擇。為了能夠?qū)ζ脚_(tái)中的容錯(cuò)Cache進(jìn)行驗(yàn)證,本文通過分析常見的故障注入方式,結(jié)合平臺(tái)的特點(diǎn)設(shè)計(jì)了包含三種不同層面的故障注入方法的故障注入平臺(tái)。其中,分析指令集模擬器生成工具TRAP Generator,生成擴(kuò)展指令集的指令集模擬器,實(shí)現(xiàn)了指令層面的故障注入方法;建立Cache中的用于故障注入的寄存器,通過配置寄存器的不同參數(shù),實(shí)現(xiàn)了寄存器層面的故障注入方法;建模Cache的隨機(jī)故障注入單元,實(shí)現(xiàn)了模擬故障注入方法。最后,基于此故障注入平臺(tái),分別使用三種故障注入方法,通過設(shè)計(jì)相應(yīng)的測(cè)試程序,對(duì)Cache中的兩種容錯(cuò)方法分別進(jìn)行驗(yàn)證,結(jié)果表明了容錯(cuò)Cache功能的正確性。
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN402;TP333
【圖文】：

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文此出現(xiàn)了虛擬平臺(tái)的概念，使得傳統(tǒng)的串行開發(fā)模式低效的缺陷得以改善圖 1-1 所示，在虛擬平臺(tái)上，硬件設(shè)計(jì)人員可以評(píng)估系統(tǒng)架構(gòu)設(shè)計(jì)，軟件人員可以開發(fā)各類應(yīng)用軟件，因此可以協(xié)同進(jìn)行軟硬件的開發(fā)，使得問題在設(shè)計(jì)初期暴露出來，這種并行設(shè)計(jì)不僅減少了產(chǎn)品開發(fā)時(shí)間，同時(shí)極大了芯片成功的概率，較傳統(tǒng)設(shè)計(jì)方法要優(yōu)越許多。

組中的 ECC 校驗(yàn)位，從而提高低可靠性時(shí) Cache 的抗故障能力，如何分配組則由操作系統(tǒng)根據(jù)可靠性級(jí)別自適應(yīng)地選擇。為了簡化 ECC 實(shí)現(xiàn)，MS-ECC 將高速緩存行劃分為多個(gè)小段，并基于每個(gè)段校正錯(cuò)誤，以更精細(xì)的粒度執(zhí)行糾錯(cuò)從而能夠以更低的延遲和復(fù)雜性修復(fù)更多錯(cuò)誤。為了進(jìn)一步降低糾錯(cuò)的邏輯復(fù)雜性，選用正交拉丁方陣碼，比傳統(tǒng)的 ECC 具有更快的編碼和解碼，代價(jià)是更多的校驗(yàn)位。此外，使用模塊化糾錯(cuò)硬件，可以自適應(yīng)地使用它來糾正不同數(shù)量的錯(cuò)誤，如在性能與 Cache 容量大小密切相關(guān)的情況下，可以犧牲錯(cuò)誤糾正功能來增加高速緩存大小。圖 1-2 展示了此容錯(cuò) Cache 的示例，將 512 位的Cache 行分為 8 個(gè) 64 位的區(qū)域，在圖（b）讀命中時(shí)獲取 Cache 相應(yīng)的數(shù)據(jù)行和 ECC 行，對(duì)于 8 個(gè)段中的每一個(gè)，存在單獨(dú)的 ECC 解碼器，其通過使用來自數(shù)據(jù)和 ECC 方式的信息并行的進(jìn)行解碼操作，然后將 8 個(gè)單獨(dú)的解碼區(qū)域連接起來從而獲得 512 位的經(jīng)過糾錯(cuò)的正確的數(shù)據(jù)。在圖（c）寫命中時(shí)先使用ECC 編碼器來獲取數(shù)據(jù)行的 ECC。與 ECC 解碼器一樣，每個(gè)段都有單獨(dú)的編碼器，它們并行執(zhí)行 ECC 編碼然后將新數(shù)據(jù)寫入數(shù)據(jù) Cache 行，將新 ECC 寫入相應(yīng)的 ECC Cache 行。

簡單的奇偶校驗(yàn)碼（ParityCode）來檢測(cè)所有數(shù)據(jù)中的故障，如果干凈故障，則奇偶校驗(yàn)碼的檢查結(jié)果將指示 Cache 控制器使故障塊無效并存儲(chǔ)器層級(jí)中獲取新的數(shù)據(jù)副本。當(dāng)臟塊發(fā)生故障時(shí)，就不能簡單的存儲(chǔ)器中獲取并覆蓋臟塊，否則會(huì)導(dǎo)致臟塊中新信息的丟失，因此，人員使用糾一檢二編碼（Single Error Correcting Double Error DetecDED）來確保臟塊的完整性，當(dāng)奇偶校驗(yàn)碼檢測(cè)到臟數(shù)據(jù)中的故障DED 代碼將對(duì)其進(jìn)行糾正。此容錯(cuò)系統(tǒng)的工作原理如圖 1-3 所示，它見的處理步驟：1）當(dāng)讀或?qū)懺L問命中 Cache 中的塊時(shí)，奇偶校驗(yàn)檢查明被訪問的塊中是否存在故障，如果塊有故障，進(jìn)入下一步。2）高速器診斷臟位以查看故障塊是干凈還是臟。3）如果故障塊是干凈的，則控制器將從下一級(jí)存儲(chǔ)器層次結(jié)構(gòu)中獲取新副本，并用新副本替換故故障塊是臟的，控制器將使用 ECC-Cache 中的 ECC 碼糾正臟塊，然的臟塊重寫到其原始位置。4）當(dāng)故障被糾正后，讀操作將得到正確的數(shù)作將完成其寫入，之后，新的奇偶校驗(yàn)碼和 ECC 碼將被計(jì)算并分別寫ache 和 ECC-Cache，系統(tǒng)繼續(xù)工作。

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 Zhen TANG;Wei WANG;Lei SUN;Yu HUANG;Heng WU;Jun WEI;Tao HUANG;;IO dependent SSD cache allocation for elastic Hadoop applications[J];Science China(Information Sciences);2018年05期

2 孫玉強(qiáng);王文聞;巢碧霞;顧玉宛;;基于預(yù)取的Cache替換策略[J];微電子學(xué)與計(jì)算機(jī);2017年01期

3 徐金波;龐征斌;李琰;;位置信息與替換概率相結(jié)合的多核共享Cache管理機(jī)制[J];國防科技大學(xué)學(xué)報(bào);2016年05期

4 文敏華;強(qiáng)凱;;多核中Cache一致性延遲分析[J];信息通信;2016年03期

5 文敏華;顏豐琳;;一種Cache一致性優(yōu)化策略[J];信息系統(tǒng)工程;2016年04期

6 于茜;蔡紅柳;陳財(cái)森;;一種自適應(yīng)的cache驅(qū)逐策略[J];信息通信;2016年05期

7 毛金玲;;基于抽象解釋技術(shù)的Cache分析方法[J];中小企業(yè)管理與科技(中旬刊);2015年03期

8 毛金玲;;基于抽象解釋技術(shù)的多層Cache分析的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)光盤軟件與應(yīng)用;2014年24期

9 王黨輝;劉合朋;陳怡然;;Multi-bit soft error tolerable L1 data cache based on characteristic of data value[J];Journal of Central South University;2015年05期

10 何青松;鄧超;邱志;;一種嵌入式系統(tǒng)的滑動(dòng)Cache機(jī)制設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2015年03期

相關(guān)會(huì)議論文 前10條

1 葛磊磊;劉勝;陳海燕;;一種融人優(yōu)先權(quán)的Cache行替換機(jī)制[A];第十七屆計(jì)算機(jī)工程與工藝年會(huì)暨第三屆微處理器技術(shù)論壇論文集（下冊(cè)）[C];2013年

2 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(上冊(cè))[C];2008年

3 ;Application of cache in Data Access Performance Optimization[A];2011年全國電子信息技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2011年

4 石文強(qiáng);倪曉強(qiáng);金作霖;張民選;;Cache動(dòng)態(tài)插入策略模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 楊旭;駱祖瑩;韓銀和;;基于cache內(nèi)容替換的系統(tǒng)管理模式漏洞檢測(cè)方法[A];第十四屆全國容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議(CFTC'2011)論文集[C];2011年

6 李昭然;劉勝;許邦建;陳海燕;;基于System Verilog Assertions的全局Cache的形式化驗(yàn)證[A];第十九屆計(jì)算機(jī)工程與工藝年會(huì)暨第五屆微處理器技術(shù)論壇論文集[C];2015年

7 Yu Xi;Cai Hong-liu;Chen Cai-sen;Xiang Yang-xia;;Security Analysis on S-Box of LBlock Algorithm Based on Trace-Driven Cache Timing Attack[A];第17屆中國系統(tǒng)仿真技術(shù)及其應(yīng)用學(xué)術(shù)年會(huì)論文集（17th CCSSTA 2016）[C];2016年

8 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國聲學(xué)學(xué)會(huì)2001年青年學(xué)術(shù)會(huì)議[CYCA'01]論文集[C];2001年

9 ;Research on WEB Cache Prediction Recommend Mechanism Based on Usage Pattern[A];中國電子學(xué)會(huì)第十五屆信息論學(xué)術(shù)年會(huì)暨第一屆全國網(wǎng)絡(luò)編碼學(xué)術(shù)年會(huì)論文集（上冊(cè)）[C];2008年

10 周旋;馮玉才;李碧波;孫小薇;;多服務(wù)器DBMS的Cache管理[A];數(shù)據(jù)庫研究與進(jìn)展95——第十三屆全國數(shù)據(jù)庫學(xué)術(shù)會(huì)議論文集[C];1995年

相關(guān)重要報(bào)紙文章 前10條

1 上海 李超;什么是Cache[N];電腦報(bào);2001年

2 劉昌勇;小緩存里的大學(xué)問[N];中國電腦教育報(bào);2004年

3 北京共創(chuàng)開源軟件股份有限公司 董孝峰;共創(chuàng)NC的設(shè)計(jì)與實(shí)現(xiàn)[N];中國計(jì)算機(jī)報(bào);2004年

4 超頻者;K7-650（0015）最新實(shí)超報(bào)告[N];大眾科技報(bào);2000年

5 ;阿萌小辭典[N];電腦報(bào);2004年

6 陳自文;CPU如何影響IA服務(wù)器的性能？[N];網(wǎng)絡(luò)世界;2000年

7 中國計(jì)算機(jī)報(bào)測(cè)試實(shí)驗(yàn)室 王炳晨;Duron抵京，Thunderbird爭(zhēng)宏[N];中國計(jì)算機(jī)報(bào);2000年

8 安徽省六安市 李紅;SOHO上網(wǎng)這樣省錢[N];中國計(jì)算機(jī)報(bào);2000年

9 巖公;電信網(wǎng)加速不難[N];中國計(jì)算機(jī)報(bào);2003年

10 徐春梅;國際品牌進(jìn)入中國：適應(yīng)是關(guān)鍵[N];中國經(jīng)營報(bào);2006年

相關(guān)博士學(xué)位論文 前10條

1 董文睿;I/O特性感知的并行存儲(chǔ)系統(tǒng)關(guān)鍵技術(shù)研究[D];國防科技大學(xué);2017年

2 張洋;高效能GPU微體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國防科技大學(xué);2018年

3 韓興;眾核處理器中Cache一致性機(jī)制的動(dòng)態(tài)可重構(gòu)設(shè)計(jì)[D];上海交通大學(xué);2016年

4 劉松鶴;微處理器片上存儲(chǔ)系統(tǒng)性能優(yōu)化關(guān)鍵技術(shù)研究[D];長安大學(xué);2018年

5 王冠;面向GPGPUs的非易失混合存儲(chǔ)架構(gòu)關(guān)鍵技術(shù)研究[D];山東大學(xué);2018年

6 李炳超;高性能GPU系統(tǒng)結(jié)構(gòu)的研究[D];天津大學(xué);2017年

7 鄭重;異構(gòu)眾核體系結(jié)構(gòu)Cache功耗和性能優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2014年

8 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

9 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國科學(xué)技術(shù)大學(xué);2007年

10 彭蔓蔓;體系結(jié)構(gòu)級(jí)低能耗Cache和動(dòng)態(tài)電壓縮放技術(shù)研究[D];湖南大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 王騫;HVP平臺(tái)中容錯(cuò)Cache建模及其故障注入[D];哈爾濱工業(yè)大學(xué);2019年

2 何錫明;基于數(shù)據(jù)共享特性的cache一致性協(xié)議研究[D];國防科技大學(xué);2017年

3 ALBELADITALAL FALAH M;[D];廈門大學(xué);2017年

4 魏志剛;近閾值電壓下Cache容錯(cuò)性研究[D];武漢理工大學(xué);2018年

5 邢超超;基于vCPU調(diào)度的Cache側(cè)信道系統(tǒng)級(jí)防御方法研究[D];中國科學(xué)技術(shù)大學(xué);2019年

6 盛啟隆;基于RISC-V架構(gòu)的雙發(fā)射微處理器設(shè)計(jì)與實(shí)現(xiàn)[D];西安理工大學(xué);2019年

7 周揚(yáng);基于能量感知的自供能NVP系統(tǒng)Cache管理方案研究[D];山東大學(xué);2019年

8 張奇龍;基于系統(tǒng)仿真的硬軟件Cache性能優(yōu)化方法研究[D];中國科學(xué)技術(shù)大學(xué);2019年

9 吳建宇;面向多線程應(yīng)用的多核Cache優(yōu)化研究[D];湖南大學(xué);2014年

10 王鵬;Cache替換算法中重引用區(qū)間預(yù)測(cè)策略的改進(jìn)[D];湖南大學(xué);2016年

本文編號(hào)：2748054