嵌入式計(jì)算機(jī)可測(cè)試性設(shè)計(jì)
【學(xué)位授予單位】:復(fù)旦大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2009
【分類號(hào)】:TP368.11
【圖文】:
嵌入式計(jì)算機(jī)可測(cè)試性設(shè)訓(xùn)斷開,測(cè)試向量以及測(cè)試響應(yīng)向量從TDI到TDO串行移位;當(dāng)IC處于正狀態(tài)時(shí),輸入輸出信號(hào)自由通過邊界掃描單元,從正常數(shù)據(jù)輸入端(I叩ut常數(shù)據(jù)輸出端(outpL,t)。各邊界掃描單元(BSC)以串行方式連接成掃描鏈,既可以通過掃描輸測(cè)試矢量以串行掃描的方式輸入,對(duì)相應(yīng)的管腳狀態(tài)進(jìn)行設(shè)定,實(shí)現(xiàn)測(cè)試加載;也可以通過掃描輸出端將系統(tǒng)的測(cè)試響應(yīng)串行輸出,進(jìn)行數(shù)據(jù)分析與可見,邊界掃描技術(shù)不僅可測(cè)芯片或PCB的邏輯功能,還可以測(cè)試ICPCB之間的連接是否存在故障。測(cè)試數(shù)據(jù)流
}漢入式計(jì)算機(jī)可測(cè)試性設(shè)訓(xùn)圖2一2邊界掃描測(cè)試結(jié)構(gòu)為了完成測(cè)試功能,相互連接的邊界掃描單元必須具有數(shù)據(jù)移位、數(shù)據(jù)更新(將Bsc上信息加載到相應(yīng)的管腳上)、數(shù)據(jù)捕獲(將管腳信息存儲(chǔ)在相應(yīng)Bsc上)等功能。 IEEEI149.1標(biāo)準(zhǔn)中規(guī)定TAP測(cè)試存取端口為4(或5)線端口,其中:TcK(測(cè)試時(shí)鐘輸入):TcK信號(hào)控制各集成電路的邊界掃描結(jié)構(gòu)同步并獨(dú)立地工作。它控制測(cè)試指令和測(cè)試數(shù)據(jù)進(jìn)入寄存器單元及從寄存器單元輸出。從TDI管腳移進(jìn)寄存器的數(shù)據(jù)必須在TCK時(shí)鐘脈沖的上升沿進(jìn)行,從寄存器中移出的數(shù)據(jù)必須在TCK時(shí)鐘的下降沿進(jìn)行。TMs(測(cè)試模式選擇):TMS端口接收邊界掃描測(cè)試控制器的控制信號(hào),并在測(cè)試時(shí)鐘脈沖TCK的上升沿被采樣,所得的邏輯信號(hào)由TAP控制器解釋,產(chǎn)生芯片內(nèi)部測(cè)試所需的控制信號(hào),控制測(cè)試操作的進(jìn)行。TDI(測(cè)試數(shù)據(jù)輸入):測(cè)試指令或測(cè)試數(shù)據(jù)在TCK測(cè)試時(shí)鐘脈沖的上升沿串行移入TDI。TDO(測(cè)試數(shù)據(jù)輸出):測(cè)試指令和其他測(cè)試(響應(yīng))數(shù)據(jù)在TCK測(cè)試時(shí)鐘脈沖的下降沿串行移出TDO。TDO的信號(hào)是在TCK的下降沿開始輸出的。TRST(測(cè)試復(fù)位):TRST是一個(gè)可選的測(cè)試線
嵌入式計(jì)算機(jī)可測(cè)試性設(shè)訓(xùn)可采用圖2一10所示的結(jié)構(gòu),采用二組(或)多組模擬測(cè)試總線來分別實(shí)現(xiàn)測(cè)試。TMSTCKTTTO!丁 OCCCCC下O!丁DCCCCC丁 O!TOCCCCCTDITOCCCeeeq.ZV門 ngeee丁00A下‘laATZaATlbATZb圖2一10采用二組模擬測(cè)試總線的板級(jí)掃描鏈結(jié)構(gòu)圖目前 IEEE1149.4標(biāo)準(zhǔn)的芯片比較少,主要有Panasonic等公司的MNABST一l和KLIC芯片、 NationalSemieonduetor公司的SCANSTA400芯片,可以利用這些芯片進(jìn)行板級(jí)的模擬電路可測(cè)性設(shè)計(jì)【26}。(5)其他一些應(yīng)注意的問題【27].在PCB設(shè)計(jì)規(guī)劃時(shí)應(yīng)盡可能將數(shù)字量和模擬量電路在物理位置上分離。這是因?yàn)槟M電路測(cè)試,還存在很多不成熟的地方。而邊界掃描技術(shù)對(duì)數(shù)字部分兒乎能!00%的覆蓋。.對(duì)于高速的JTAG應(yīng)用,如SDRAM測(cè)試、FLASH編程等,TCK的速度高于10MHz,建議使用一個(gè)阻抗匹配的RC網(wǎng)絡(luò)端接(通常采用60一!00。的電阻和100PF的電容串接
【參考文獻(xiàn)】
相關(guān)期刊論文 前10條
1 劉明云,李桂祥,張賢志,楊江平;邊界掃描板級(jí)鏈路測(cè)試性設(shè)計(jì)方法研究[J];半導(dǎo)體技術(shù);2004年11期
2 李正光,雷加;數(shù)字IC可測(cè)性設(shè)計(jì)及其EDA流程[J];電子工程師;2004年04期
3 劉華林,雷加,顏學(xué)龍;基于IEEE 1149.4標(biāo)準(zhǔn)的驗(yàn)證電路設(shè)計(jì)[J];電子工程師;2004年09期
4 張學(xué)斌;基于JTAG的互連測(cè)試技術(shù)[J];今日電子;2004年04期
5 張義忠 ,魏震生 ,馮振聲 ,田良;ScanBIST:掃描機(jī)內(nèi)自檢技術(shù)[J];國外電子測(cè)量技術(shù);1998年01期
6 吳繼娟,賈勇;邊界掃描測(cè)試的自適應(yīng)完備診斷算法的優(yōu)化[J];通信管理與技術(shù);2004年03期
7 邱峰,梁松海;IEEE1149.1可測(cè)試性設(shè)計(jì)技術(shù)的研究與發(fā)展[J];測(cè)控技術(shù);1999年01期
8 楊廷善;IEEE P1149.5電路板測(cè)試和維護(hù)總線標(biāo)準(zhǔn)[J];測(cè)控技術(shù);2000年03期
9 陳偉男;周博;彭澄廉;吳榮泉;;類蜂巢結(jié)構(gòu)快速樣機(jī)平臺(tái)的可測(cè)試性設(shè)計(jì)[J];計(jì)算機(jī)工程;2006年24期
10 邱峰,梁松海;基于可測(cè)試性設(shè)計(jì)的測(cè)試綜合技術(shù)初探[J];計(jì)算機(jī)自動(dòng)測(cè)量與控制;1999年01期
本文編號(hào):2746252
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2746252.html