【摘要】：隨著個人電腦走入每一戶家庭,人們對CPU的性能要求越來越高,從簡單程序處理,到辦公輔助系統(tǒng),再到休閑娛樂,特別是大型游戲與多媒體對CPU的性能要求越來越高。過去的經(jīng)驗(yàn)說明要達(dá)到提升40%左右性能的復(fù)雜超標(biāo)量CPU,它的晶體管數(shù)量就得翻一翻。由此得出的結(jié)論是：單核CPU不再有前途了。當(dāng)單核CPU基本只有40%的性能提升時,它卻增加了結(jié)構(gòu)的復(fù)雜性,同時更帶來了頭痛的漏電問題。因此,使摩爾定律失效的有可能是技術(shù),也有可能是經(jīng)濟(jì)效益。而教學(xué)方面,目前的模型機(jī)CPU還始終停留在傳統(tǒng)CPU結(jié)構(gòu)的階段,無法滿足人們對新知識的渴望。無論怎樣,單核處理器技術(shù)的發(fā)展遇到了瓶頸,而多核技術(shù)則可以提升處理器的整體性能,滿足人們對于新技術(shù)的求知欲。 該雙核模型機(jī)CPU的設(shè)計(jì)借鑒了Intel雙核CPU的設(shè)計(jì)結(jié)構(gòu)。首先,設(shè)計(jì)一個能夠?qū)崿F(xiàn)基本指令系統(tǒng)的單核CPU。之后,將兩片具有相同功能的CPU合并,來實(shí)現(xiàn)內(nèi)部數(shù)據(jù)的交互。 系統(tǒng)采用模塊化的設(shè)計(jì)方案,由算術(shù)邏輯單元模塊、控制單元模塊、指令寄存器模塊、地址計(jì)算單元模塊、比較器模塊、地址寄存器模塊、通用寄存器組模塊和數(shù)據(jù)選擇器模塊組成。該模型機(jī)CPU可以進(jìn)行單一CPU內(nèi)部各模塊的功能演示,也可以進(jìn)行雙核模型機(jī)CPU的整體功能演示,另外,還可以外接存儲器單元,進(jìn)行簡單的程序設(shè)計(jì)模擬仿真。系統(tǒng)提供不同復(fù)雜程度的數(shù)據(jù)通路和運(yùn)算功能,使學(xué)習(xí)者不僅可以掌握指令的讀取與執(zhí)行流程,了解CPU內(nèi)部各寄存器、寄存器與存儲單元、存儲單元與存儲單元之間是如何實(shí)現(xiàn)數(shù)據(jù)傳送的,算術(shù)和邏輯運(yùn)算是如何完成的,而且還可以對比較流行的雙核技術(shù)進(jìn)行一定程度的了解。 本文采用現(xiàn)場可編程門陣列CycloneⅡ系列FPGA EP2C35F672C6,使用VHDL硬件描述語言對CPU進(jìn)行設(shè)計(jì),并用QuartusⅡ7.1集成開發(fā)環(huán)境對實(shí)驗(yàn)結(jié)果進(jìn)行模擬仿真。通過對仿真波形的分析,證明該雙核模型機(jī)CPU實(shí)現(xiàn)了兩個內(nèi)核對輸入數(shù)據(jù)的并行處理。
【學(xué)位授予單位】：東北大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP332
【圖文】：

整個雙核模型機(jī)CPU由兩個幾乎具有同樣功能的單核CPU協(xié)同工作產(chǎn)生。以下，以其中一個CPU為例，介紹其內(nèi)部各元件結(jié)構(gòu)及工作流程。單一CPU內(nèi)部結(jié)構(gòu)如圖3.2所示。一17一

5.1.1ALU模塊測試對于ALU模塊的測試，首先，各與其一個激勵信號，輸入的2個操作數(shù)分別是6和2。控制指令每隔100ns變化一次，依次從“00”變化到“11”。其仿真波形如圖5.1所示。塑謬3鯉尋的‘.’}目公.J困公、1.1人國公、i心^目公.‘。妞t人240.0n‘月到氣一戶.~.曰-k[0][O〕[0圖5.1算術(shù)邏輯單元仿真波形圖Fig.5.IT七 eslmulationwaveformofALU由上圖可以看出，當(dāng)ALU控制端為“00”時，輸出無變化;當(dāng)ALU控制端為“01”時，執(zhí)行加操作，輸出8;當(dāng)ALU控制端為“10”時，執(zhí)行減操作，輸出4;當(dāng)ALU控制端為“11”時，執(zhí)行左移操作，輸出24。ALU模塊測試結(jié)果正確。5.1.2控制單元模塊測試如前所述，控制單元是整個CPU最關(guān)鍵、最復(fù)雜的部分，因此其仿真波形由于指令、周期等因素都會大不相同。所以在這里暫時不對其進(jìn)行測試

5.1.3指令寄存器模塊測試第5章系統(tǒng)仿真及功能測試指令寄存器模塊仿真波形如圖5.2所示， memout初始值設(shè)為1，每20ns其數(shù)值自增l。時鐘周期為Zons。嘿嘿然翼 翼翅麟顴粼翻瀚翻麟瀚麟瞧黝默巍蒸麟麟}}}熬越川“~“獄川”川~’川~’11謂謂卜一州一 一 lll;;;lll陽咧 咧 ...‘ 111娜娜，00000的 lll圖5.2指令寄存器仿真波形圖 Fig.5.2ThesimulationwaveformofIR由上圖可以看出，每個時鐘上升沿來到時，指令寄存器將輸入數(shù)據(jù)輸出給下一個單元。指令寄存器測試結(jié)果正確。5.1.4地址計(jì)算單元模塊測試地址計(jì)算單元模塊初始輸入設(shè)為6和2。控制信號從0開始，每20ns遞增1。比較器輸出設(shè)為“10”。其仿真波形如圖5.3所示。國ad七公u--。圈addr公u-s二1回“dr公u--‘心口ad‘公n‘。吐國。的，-o、t[0][OJ[0][6[0][01加]CZ[0](oltol亡1‘10卜卜沁‘一「一為一幸一，--一初.q二6。?n:8。·。。 。 1111.2nsss切 切 切l(wèi)ll

【參考文獻(xiàn)】

相關(guān)期刊論文 前7條

1 鐘靚;;簡單并口模型機(jī)的原理[J];電氣開關(guān);2007年04期

2 濮元愷;;多核CPU展望[J];大眾硬件;2006年09期

3 吳慶,汪小燕,王芙蓉,余毅敏;HLR中的cache機(jī)制及其SLRU替換算法[J];計(jì)算機(jī)工程與應(yīng)用;2002年21期

4 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應(yīng)用的展望[J];汽車科技;2007年03期

5 陸劍俠,王效平,蘇舟;微電子技術(shù)的發(fā)展趨勢與展望[J];微處理機(jī);1999年01期

6 歐陽玉梅;“存儲器與CPU的連接”教學(xué)設(shè)計(jì)[J];伊犁教育學(xué)院學(xué)報(bào);2003年01期

7 尹捷;;CPU設(shè)計(jì)與研發(fā)現(xiàn)狀[J];科技資訊;2007年12期

相關(guān)碩士學(xué)位論文 前2條

1 趙忠民;64位高性能嵌入式CPU中乘法器單元的設(shè)計(jì)與實(shí)現(xiàn)[D];同濟(jì)大學(xué);2007年

2 金釗;64位高性能嵌入式CPU中系統(tǒng)協(xié)處理器的設(shè)計(jì)與實(shí)現(xiàn)[D];同濟(jì)大學(xué);2007年

本文編號：2745053