密碼嵌入式微處理器設計與實現(xiàn)研究
【學位授予單位】:解放軍信息工程大學
【學位級別】:碩士
【學位授予年份】:2011
【分類號】:TP332
【圖文】:
信息工程大學碩士學位論文入到 CP14 協(xié)處理器的流水線中,擴展的密碼協(xié)處理指令集可以直接對密碼協(xié)處理塊進行控制,高效執(zhí)行密碼服務。在沒有使用密碼協(xié)處理指令集時,crypto_arm 和 ARM9 嵌入式微處理器沒有區(qū)別。采用哈佛結(jié)構的指令緩存(icache) 和數(shù)據(jù)緩存(dcache),使得取指令與取數(shù)據(jù)可以行,避免了 load/store 類指令的結(jié)構相關問題。同時,采用統(tǒng)一編址的主存設計,避佛結(jié)構微處理器不能指令代碼自修改的弊端。
圖 2.1 crypto_arm 邏輯體系結(jié)構 嵌入式微處理器模型T 架構包括多種系列的嵌入式微處理器,crypto_arm 選擇了 ARM,實現(xiàn)了其 32 位的 ARM 指令系統(tǒng),支持協(xié)處理器指令,不支持 1ARM9 以經(jīng)典的五級流水線,哈佛結(jié)構的緩存設計,在低功耗和性能。 流水線結(jié)構具有五級流水線,分別為取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(ME將指令的執(zhí)行過程分配到五個時鐘周期完成,流水線中理想狀態(tài)個流水段執(zhí)行一條指令的一個子過程,即每個時鐘周期同時有 5了時鐘運行頻率以及并行處理數(shù)據(jù)的能力。ARM9 流水線結(jié)構如
【參考文獻】
相關期刊論文 前10條
1 陳躍躍,周興銘;一種精確的分支預測微處理器模型[J];計算機研究與發(fā)展;2003年05期
2 張珩;沈海華;;龍芯2號微處理器的功能驗證[J];計算機研究與發(fā)展;2006年06期
3 鄒候文;劉磊;王峰;唐屹;;通用密碼處理器在FPGA中的實現(xiàn)[J];計算機工程與應用;2006年04期
4 李偉;戴紫彬;陳韜;;基于跳躍式Wallace樹的低功耗32位乘法器[J];計算機工程;2008年17期
5 姚英彪;劉鵬;姚慶棟;肖志斌;;微處理器功能驗證程序生成[J];計算機輔助設計與圖形學學報;2006年10期
6 喻明艷;張祥建;楊兵;;基于跳躍訪問控制的低功耗分支目標緩沖器設計[J];計算機輔助設計與圖形學學報;2010年04期
7 王新剛,樊曉椏,李瑛,齊斌;一種并行乘法器的設計與實現(xiàn)[J];計算機應用研究;2004年07期
8 王得利;高德遠;楊磊;;兼容X86指令的32位乘法器的分析與設計[J];計算機應用研究;2008年04期
9 汪永威;樊曉椏;黃小平;;32位RISC微處理器中分支預測器的硬件實現(xiàn)[J];計算機應用研究;2009年02期
10 李紅橋;肖建青;張洵穎;龔龍慶;;流水線處理器中Cache模塊的設計[J];科學技術與工程;2010年32期
相關博士學位論文 前1條
1 夏軍;32位RISC微處理器設計研究[D];華中科技大學;2004年
相關碩士學位論文 前3條
1 張遠洋;素數(shù)域上公鑰密碼加速器庫的研究與實現(xiàn)[D];解放軍信息工程大學;2007年
2 王簡瑜;基于SoC的分組密碼可重構設計與實現(xiàn)[D];解放軍信息工程大學;2008年
3 楊先文;GF(2~m)上橢圓曲線密碼加速器設計與實現(xiàn)研究[D];解放軍信息工程大學;2008年
本文編號:2742834
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2742834.html