【摘要】：在密碼系統(tǒng)芯片中,嵌入式微處理器本身不具有密碼安全功能,其一般都是通過外部總線掛接硬件協(xié)處理器來完成相應(yīng)的加速引擎。由于外部總線數(shù)據(jù)傳輸速率遠(yuǎn)低于處理器內(nèi)部總線,數(shù)據(jù)傳輸?shù)耐ㄐ懦杀緦⒋蟠蠼档兔艽a服務(wù)效率。本文基于ARMv4T架構(gòu)提出了一種密碼嵌入式微處理器設(shè)計(jì)方案,通過擴(kuò)展專用指令集增強(qiáng)嵌入式微處理器的密碼安全功能,從最底層為用戶提供個(gè)性化密碼服務(wù),使得密碼服務(wù)效率大大提高。 本文主要有以下貢獻(xiàn): 1、參照ARM9微處理器模型,設(shè)計(jì)并實(shí)現(xiàn)了一款基于32位ARM指令集的嵌入式微處理器,為密碼嵌入式微處理器設(shè)計(jì)提供了擴(kuò)展基礎(chǔ)平臺。 2、針對嵌入式微處理器的特殊應(yīng)用環(huán)境,提出了一種新的分支預(yù)測方案。研究表明,該方案硬件開銷小、預(yù)測效率高、預(yù)測失效代價(jià)低。 3、針對Radix-4 Booth編碼乘法器,提出了一種完全消除部分積生成時(shí)加法運(yùn)算的方法,有效地減小了關(guān)鍵路徑延遲和芯片資源消耗。 4、針對速度和面積兩大性能指標(biāo),提出了一種基于可變執(zhí)行周期的多周期乘法器結(jié)構(gòu),既保持了多周期乘法器的性能優(yōu)勢,又減少了乘法指令的平均執(zhí)行周期。 5、通過特殊功能寄存器控制方式設(shè)計(jì)了一種安全存儲方案,為重要數(shù)據(jù)的存儲保護(hù)提供了有效機(jī)制,可以軟件配置存儲保護(hù)區(qū)域的起始地址、區(qū)域大小和訪問權(quán)限。 6、通過擴(kuò)展密碼協(xié)處理指令集控制方式設(shè)計(jì)了一種密碼功能擴(kuò)展方案,為特定密碼算法的數(shù)據(jù)加解密提供了協(xié)處理加速引擎。
【學(xué)位授予單位】：解放軍信息工程大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2011
【分類號】：TP332
【圖文】：

信息工程大學(xué)碩士學(xué)位論文入到 CP14 協(xié)處理器的流水線中，擴(kuò)展的密碼協(xié)處理指令集可以直接對密碼協(xié)處理塊進(jìn)行控制，高效執(zhí)行密碼服務(wù)。在沒有使用密碼協(xié)處理指令集時(shí)，crypto_arm 和 ARM9 嵌入式微處理器沒有區(qū)別。采用哈佛結(jié)構(gòu)的指令緩存(icache) 和數(shù)據(jù)緩存(dcache)，使得取指令與取數(shù)據(jù)可以行，避免了 load/store 類指令的結(jié)構(gòu)相關(guān)問題。同時(shí)，采用統(tǒng)一編址的主存設(shè)計(jì)，避佛結(jié)構(gòu)微處理器不能指令代碼自修改的弊端。

圖 2.1 crypto_arm 邏輯體系結(jié)構(gòu) 嵌入式微處理器模型T 架構(gòu)包括多種系列的嵌入式微處理器，crypto_arm 選擇了 ARM，實(shí)現(xiàn)了其 32 位的 ARM 指令系統(tǒng)，支持協(xié)處理器指令，不支持 1ARM9 以經(jīng)典的五級流水線，哈佛結(jié)構(gòu)的緩存設(shè)計(jì)，在低功耗和性能。 流水線結(jié)構(gòu)具有五級流水線，分別為取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(ME將指令的執(zhí)行過程分配到五個(gè)時(shí)鐘周期完成，流水線中理想狀態(tài)個(gè)流水段執(zhí)行一條指令的一個(gè)子過程，即每個(gè)時(shí)鐘周期同時(shí)有 5了時(shí)鐘運(yùn)行頻率以及并行處理數(shù)據(jù)的能力。ARM9 流水線結(jié)構(gòu)如

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳躍躍,周興銘;一種精確的分支預(yù)測微處理器模型[J];計(jì)算機(jī)研究與發(fā)展;2003年05期

2 張珩;沈海華;;龍芯2號微處理器的功能驗(yàn)證[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

3 鄒候文;劉磊;王峰;唐屹;;通用密碼處理器在FPGA中的實(shí)現(xiàn)[J];計(jì)算機(jī)工程與應(yīng)用;2006年04期

4 李偉;戴紫彬;陳韜;;基于跳躍式Wallace樹的低功耗32位乘法器[J];計(jì)算機(jī)工程;2008年17期

5 姚英彪;劉鵬;姚慶棟;肖志斌;;微處理器功能驗(yàn)證程序生成[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2006年10期

6 喻明艷;張祥建;楊兵;;基于跳躍訪問控制的低功耗分支目標(biāo)緩沖器設(shè)計(jì)[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2010年04期

7 王新剛,樊曉椏,李瑛,齊斌;一種并行乘法器的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用研究;2004年07期

8 王得利;高德遠(yuǎn);楊磊;;兼容X86指令的32位乘法器的分析與設(shè)計(jì)[J];計(jì)算機(jī)應(yīng)用研究;2008年04期

9 汪永威;樊曉椏;黃小平;;32位RISC微處理器中分支預(yù)測器的硬件實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用研究;2009年02期

10 李紅橋;肖建青;張洵穎;龔龍慶;;流水線處理器中Cache模塊的設(shè)計(jì)[J];科學(xué)技術(shù)與工程;2010年32期

相關(guān)博士學(xué)位論文 前1條

1 夏軍;32位RISC微處理器設(shè)計(jì)研究[D];華中科技大學(xué);2004年

相關(guān)碩士學(xué)位論文 前3條

1 張遠(yuǎn)洋;素?cái)?shù)域上公鑰密碼加速器庫的研究與實(shí)現(xiàn)[D];解放軍信息工程大學(xué);2007年

2 王簡瑜;基于SoC的分組密碼可重構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[D];解放軍信息工程大學(xué);2008年

3 楊先文;GF（2~m）上橢圓曲線密碼加速器設(shè)計(jì)與實(shí)現(xiàn)研究[D];解放軍信息工程大學(xué);2008年

本文編號：2742834