【摘要】： 隨著半導(dǎo)體技術(shù)的不斷發(fā)展,工藝特征尺寸不斷縮小,芯片逐漸進(jìn)入納米階段,靜態(tài)功耗在總功耗中的比例迅速增加。同時(shí)工作電壓的降低,隨機(jī)摻雜導(dǎo)致的閾值電壓變化增大,給SRAM(static random access memory)的讀寫穩(wěn)定性也帶來了挑戰(zhàn)。本文即針對(duì)130nm工藝下存儲(chǔ)器的讀穩(wěn)定性和靜態(tài)功耗問題進(jìn)行了分析和設(shè)計(jì)。 本文首先對(duì)靜態(tài)低功耗技術(shù)和穩(wěn)定性技術(shù)做了介紹,然后對(duì)9管存儲(chǔ)單元的結(jié)構(gòu)、原理和性能做了深入的研究,由理論分析及仿真對(duì)其尺寸進(jìn)行了優(yōu)化和確定。并通過與傳統(tǒng)的6管單元在相關(guān)性能上的比較闡述了其在靜態(tài)功耗和讀穩(wěn)定性上的優(yōu)點(diǎn),得到了9管單元的噪聲容限比傳統(tǒng)6管單元提高了1倍左右,靜態(tài)功耗降低了20%左右的結(jié)論。接下來介紹了SRAM存儲(chǔ)器的整體設(shè)計(jì)思路及其工作原理,確定了所需外圍電路的種類并對(duì)SRAM存儲(chǔ)器整體結(jié)構(gòu)做了相應(yīng)規(guī)劃。 本文以9管存儲(chǔ)單元為核心設(shè)計(jì)了一個(gè)8k容量的SRAM。具體結(jié)構(gòu)包括存儲(chǔ)單元陣列;地址譯碼電路;靈敏放大電路;位線充電電路和行、列選擇電路等。主要對(duì)譯碼電路,靈敏放大電路進(jìn)行了結(jié)構(gòu)及低功耗設(shè)計(jì)。同時(shí)針對(duì)9管存儲(chǔ)單元特殊的讀寫時(shí)序控制要求設(shè)計(jì)了行選擇器。本文設(shè)計(jì)的以9管存儲(chǔ)單元為核心的8k SRAM的靜態(tài)功耗,比以6管單元為核心的存儲(chǔ)器的靜態(tài)功耗降低了15%左右;工作頻率為100MHz,讀取時(shí)間約1.3ns。而對(duì)靈敏放大器、譯碼電路以及預(yù)充電路的低功耗設(shè)計(jì)也起到了降低總功耗的作用。
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2010
【分類號(hào)】：TP333

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 連志敏;快速高穩(wěn)定性九管SRAM單元電路研究[D];西安電子科技大學(xué);2013年

本文編號(hào)：2742163