基于FPGA的磁盤陣列協(xié)處理卡的硬件設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2020-07-04 09:02
【摘要】: 隨著信息技術(shù)的飛速發(fā)展,數(shù)據(jù)存儲(chǔ)容量需求急劇增長(zhǎng),磁盤陣列技術(shù)應(yīng)運(yùn)而生。雖然磁盤陣列利用多個(gè)磁盤并行存取提高了存儲(chǔ)系統(tǒng)的性能,但是磁盤陣列在操作系統(tǒng)的引導(dǎo)、Cache和冗余信息計(jì)算方面依然存在不足,嚴(yán)重影響系統(tǒng)性能的提高。為了緩解這種情況,提高磁盤陣列的性能,提出了一種基于FPGA(Field Programmable Gate Array)的磁盤陣列協(xié)處理卡的解決方案,并進(jìn)行了相關(guān)的研究。 針對(duì)由通用計(jì)算機(jī)部件集成的磁盤陣列系統(tǒng),設(shè)計(jì)了基于32位PCI(Peripheral Component Interconnect)總線的磁盤陣列協(xié)處理卡,利用PCI總線的高速特性,解決了磁盤陣列處理器和協(xié)處理卡之間的通信問題。 采用FPGA技術(shù),實(shí)現(xiàn)校驗(yàn)的功能,使得奇偶校驗(yàn)計(jì)算工作完全從系統(tǒng)處理器中獨(dú)立出來;采用非易失性存儲(chǔ)設(shè)備 NVRAM(Non-Volatile RAM)與FPGA的控制功能相配合,實(shí)現(xiàn)磁盤陣列Cache,從而加速磁盤陣列的響應(yīng)速度;采用Flash閃存作為存儲(chǔ)操作系統(tǒng)和控制程序的設(shè)備,在可編程邏輯芯片上實(shí)現(xiàn)磁盤陣列系統(tǒng)的引導(dǎo)。 隨著集成電路的發(fā)展,信號(hào)的工作頻率越來越高,硬件設(shè)計(jì)時(shí)需要考慮高速電路的信號(hào)完整性。運(yùn)用高速PCB(Printed Circuit Board)設(shè)計(jì)規(guī)則進(jìn)行了協(xié)處理卡的板級(jí)設(shè)計(jì),并完成了33MHz PCI總線和66MHz PCI總線的調(diào)試。 調(diào)試結(jié)果表明,該協(xié)處理卡能高速完成校驗(yàn)運(yùn)算、實(shí)現(xiàn)磁盤陣列Cache和磁盤陣列啟動(dòng)的功能,有助于提高磁盤陣列控制器的性能。
【學(xué)位授予單位】:華中科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2006
【分類號(hào)】:TP333
【圖文】:
發(fā)展及廣泛應(yīng)用,PCI 局部總線的優(yōu)越性能逐漸發(fā)揮出來,成為當(dāng)今計(jì)算機(jī)系統(tǒng)流總線結(jié)構(gòu)[34,35]。在一個(gè) PCI 系統(tǒng)中,高速外設(shè)和慢速外設(shè)可以共存,PCI 總線可以與 ISA/EIS線并存,如圖 2.3 所示。從圖 2.3 可以看出,微處理器/高速緩存/存儲(chǔ)器子系過一個(gè) PCI 橋接器(簡(jiǎn)稱橋)連接到 PCI 總線上。這個(gè)橋提供了一個(gè)低延遲的通路,通過這個(gè)橋,處理器能直接訪問任何映射到存儲(chǔ)器或 I/O 地址空間的設(shè)備同時(shí)還提供了能使 PCI 主設(shè)備直接訪問主存的高速通路;該橋也能提供數(shù)據(jù)緩能,以使 CPU 與 PCI 總線上的設(shè)備并行工作而不必相互等待。另外,橋還可以CI 總線的操作與 CPU 總線分開,以免互相影響?傊,橋?qū)崿F(xiàn)了 PCI 總線的全動(dòng)控制。
圖 3.1 Cyclone 系列支持的 I/O 標(biāo)準(zhǔn)Cyclone器件的引腳中,有兩種電壓,分別是VCCINT和VCCIO,VCCINT指的是核電壓,VCCIO是I/O電壓,同一片F(xiàn)PGA的VCCIO可以由外部I/O標(biāo)準(zhǔn)的不同而連接到不同電壓的電源上。圖3.2所反應(yīng)的正是同一個(gè)FPGA和不同設(shè)備之間的連接。圖 3.2 Cyclone 和不同設(shè)備之間的連接但是 5V 設(shè)備的輸出引腳和 Cyclone 設(shè)備的輸入引腳直接相連會(huì)引起過沖或下沖,過沖(overshoot)就是第一個(gè)峰值或谷值超過設(shè)定電壓,對(duì)于上升沿是指最高
本文編號(hào):2740921
【學(xué)位授予單位】:華中科技大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2006
【分類號(hào)】:TP333
【圖文】:
發(fā)展及廣泛應(yīng)用,PCI 局部總線的優(yōu)越性能逐漸發(fā)揮出來,成為當(dāng)今計(jì)算機(jī)系統(tǒng)流總線結(jié)構(gòu)[34,35]。在一個(gè) PCI 系統(tǒng)中,高速外設(shè)和慢速外設(shè)可以共存,PCI 總線可以與 ISA/EIS線并存,如圖 2.3 所示。從圖 2.3 可以看出,微處理器/高速緩存/存儲(chǔ)器子系過一個(gè) PCI 橋接器(簡(jiǎn)稱橋)連接到 PCI 總線上。這個(gè)橋提供了一個(gè)低延遲的通路,通過這個(gè)橋,處理器能直接訪問任何映射到存儲(chǔ)器或 I/O 地址空間的設(shè)備同時(shí)還提供了能使 PCI 主設(shè)備直接訪問主存的高速通路;該橋也能提供數(shù)據(jù)緩能,以使 CPU 與 PCI 總線上的設(shè)備并行工作而不必相互等待。另外,橋還可以CI 總線的操作與 CPU 總線分開,以免互相影響?傊,橋?qū)崿F(xiàn)了 PCI 總線的全動(dòng)控制。
圖 3.1 Cyclone 系列支持的 I/O 標(biāo)準(zhǔn)Cyclone器件的引腳中,有兩種電壓,分別是VCCINT和VCCIO,VCCINT指的是核電壓,VCCIO是I/O電壓,同一片F(xiàn)PGA的VCCIO可以由外部I/O標(biāo)準(zhǔn)的不同而連接到不同電壓的電源上。圖3.2所反應(yīng)的正是同一個(gè)FPGA和不同設(shè)備之間的連接。圖 3.2 Cyclone 和不同設(shè)備之間的連接但是 5V 設(shè)備的輸出引腳和 Cyclone 設(shè)備的輸入引腳直接相連會(huì)引起過沖或下沖,過沖(overshoot)就是第一個(gè)峰值或谷值超過設(shè)定電壓,對(duì)于上升沿是指最高
【引證文獻(xiàn)】
相關(guān)碩士學(xué)位論文 前3條
1 閆攀;SATA硬盤陣列的研究與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2010年
2 柳睿;基于Nand Flash的圖像聲納數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)[D];哈爾濱工程大學(xué);2012年
3 都文超;星載高速大容量存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2012年
本文編號(hào):2740921
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2740921.html
最近更新
教材專著