【摘要】： 隨著大規(guī)模集成電路和半導(dǎo)體工藝的發(fā)展,片上系統(tǒng)越來(lái)越廣泛地被應(yīng)用到各個(gè)領(lǐng)域。在經(jīng)典的系統(tǒng)設(shè)計(jì)方法中,從設(shè)備與處理器的連接主要是在板級(jí),現(xiàn)在很大一部分都集成到了芯片內(nèi)部,這樣可以避免許多PCB設(shè)計(jì)的缺點(diǎn),比如減少系統(tǒng)功耗,達(dá)到輕薄化、低價(jià)化的目的。但是整個(gè)芯片的規(guī)模和復(fù)雜度日益增大,對(duì)芯片設(shè)計(jì)人員的要求也隨之提高,系統(tǒng)設(shè)計(jì)人員面臨了許多新的問(wèn)題。解決這些問(wèn)題的關(guān)鍵是必須要有合適的片上總線結(jié)構(gòu)。 本文首先介紹了片上總線技術(shù)的現(xiàn)狀,主要討論了兩種主要的片上總線結(jié)構(gòu),即ARM公司的AMBA總線和IBM公司的CoreConnect總線。比較了兩種總線主要控制信號(hào)的作用及基本工作原理。兩種總線的總體性能主要由各自的高速片上總線AHB總線和PLB總線決定,因此本文重點(diǎn)對(duì)這兩種高速片上總線做了全面深入的對(duì)比,分析了各自的特點(diǎn)、應(yīng)用范圍和不足之處。 在此基礎(chǔ)上,以CoreConnect總線構(gòu)架為基礎(chǔ),針對(duì)特定的應(yīng)用需求,首次提出了針對(duì)PLB總線的兩種改進(jìn)方案:一種是簡(jiǎn)化型的總線構(gòu)架,其主要特點(diǎn)是在特定傳輸模式的條件下達(dá)到簡(jiǎn)化操作降低功耗的目的;另一種是在原有總線構(gòu)架的基礎(chǔ)上增加若干狀態(tài)信號(hào)線,主要特點(diǎn)是使從設(shè)備具有請(qǐng)求數(shù)據(jù)操作的功能。 最后,本文還探討了片上總線的發(fā)展趨勢(shì)即標(biāo)準(zhǔn)化、簡(jiǎn)單化、網(wǎng)絡(luò)化。
【學(xué)位授予單位】：北京交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP336
【圖文】：

個(gè)主設(shè)備使用 HBUSREQx 信號(hào)提出總線申請(qǐng)，仲裁單元在時(shí)鐘的，然后使用一個(gè)內(nèi)部的優(yōu)先權(quán)機(jī)制來(lái)決定哪一個(gè)主設(shè)備可以獲得的使用權(quán)。常情況下，當(dāng)一個(gè)傳輸將要完成時(shí)，仲裁單元會(huì)把總線的使用權(quán)備，但是如果需要的話，仲裁單元也可以中斷先前的傳輸而允許主設(shè)備來(lái)使用總線。如果正在使用總線的主設(shè)備鎖定總線的使用信號(hào)以告訴總線的仲裁單元不能把總線的使用權(quán)授予其他端口。果一個(gè)主設(shè)備在傳輸?shù)倪^(guò)程中丟失了對(duì)總線的控制權(quán)，那么它REQx 重新提出總線申請(qǐng)以獲得總線的使用權(quán)。對(duì)于一個(gè)未定義傳，它必須不斷的提出總線申請(qǐng)直到它的最后一個(gè)傳輸開(kāi)始。某些情況下，主設(shè)備不提出總線申請(qǐng)已有可能被授予總線的使用許會(huì)發(fā)生在沒(méi)有任何一個(gè)主設(shè)備使用總線的情況下，這時(shí)仲裁單用權(quán)錯(cuò)誤的授予某個(gè)主設(shè)備。因此，為了避免上述錯(cuò)誤的發(fā)生，不對(duì)總線提出使用申請(qǐng)，它應(yīng)該設(shè)置 HTRANS 信號(hào)的相應(yīng)位來(lái)表。

北京交通大學(xué)碩士學(xué)位論文 AMBA 總線結(jié)構(gòu)14圖2.5 簡(jiǎn)單無(wú)等待狀態(tài)的數(shù)據(jù)傳輸圖Fig.2.5 Simple data transmission with no wait status chart如圖2.5所示，數(shù)據(jù)的傳輸過(guò)程描述如下：1、在HCLK信號(hào)的上升沿，主設(shè)備在總線上載入地址和控制信號(hào)；2、從設(shè)備在下一個(gè)時(shí)鐘的上升沿載入地址和控制信息；3、當(dāng)從設(shè)備載入地址和控制信息后會(huì)反饋適當(dāng)?shù)捻憫?yīng)信號(hào)，主設(shè)備會(huì)在第三個(gè)時(shí)鐘的上升沿載入相關(guān)的信息；以上舉例說(shuō)明傳輸?shù)臄?shù)據(jù)階段和地址階段怎樣發(fā)生在不同的時(shí)鐘周期，實(shí)際上，任何傳輸?shù)牡刂冯A段都發(fā)生在上一傳輸?shù)臄?shù)據(jù)階段，這種數(shù)據(jù)和地址的重疊對(duì)于總線的流水線操作是必不可少的，為總線的高性能提供了保證。實(shí)際上，在任何傳輸?shù)倪^(guò)程中，當(dāng)一個(gè)時(shí)鐘周期不足以完成傳輸?shù)那闆r下，從設(shè)備也可以插入若干個(gè)等待狀態(tài)

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 劉培彥;基于分離傳輸?shù)木W(wǎng)絡(luò)處理器片上總線設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2011年

2 范勇;多處理器片上系統(tǒng)高性能總線互聯(lián)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2012年

本文編號(hào)：2736994