【摘要】：微處理器發(fā)展早期,頻率逐年成倍提高,帶來功耗和溫度的不斷增加,其采用的空氣散熱技術(shù)已經(jīng)接近其熱通量極限。導(dǎo)致在2004年之后的微處理器頻率不再有較大提高的趨勢,而微處理器架構(gòu)也從單核逐步向多核發(fā)展,通過提高并行性來提高性能。但隨著核數(shù)的增加,由于線延遲帶來的“存儲墻”和“帶寬墻”也變得更加嚴(yán)峻。隨著三維集成電路技術(shù)的出現(xiàn),微處理器迎來了新的性能提升途徑。但三維集成電路面臨的一個重要挑戰(zhàn)就是散熱問題,現(xiàn)在僅有少量功耗較低的商用芯片能實現(xiàn)3D集成,如存儲芯片。而高性能芯片在集成過程中造成的熱量聚集是傳統(tǒng)空氣散熱技術(shù)不能解決的。微通道層間冷卻技術(shù)被認(rèn)為是可以解決三維集成電路熱問題的一個有效方案,其可以提供較傳統(tǒng)散熱技術(shù)更高的散熱系數(shù)。本文以優(yōu)化基于層間冷卻的三維堆疊微處理器的熱量控制能力為主要內(nèi)容,以降低熱緊急事件和微處理器內(nèi)部熱量分布差異為主要優(yōu)化目標(biāo),具體的熱優(yōu)化相關(guān)指標(biāo)包括最高溫度、平均溫度和熱梯度等。本文在分析并建立基于層間冷卻的三維多核微處理器熱量模型基礎(chǔ)上,分別從任務(wù)分配和布局規(guī)劃兩個方面展開微處理器熱優(yōu)化機制的相關(guān)研究、實驗和結(jié)果分析。本文的主要工作和創(chuàng)新點如下:1.研究基于層間冷卻的三維多核微處理器熱量模型,在現(xiàn)有傳統(tǒng)集成技術(shù)的微處理器熱量評估模型的基礎(chǔ)上,構(gòu)建了一種基于層間冷卻的三維多核微處理器熱量模型TM-3DICool。分別從固體熱量模型和液體熱量模型出發(fā),精確地分析包括層間冷卻系統(tǒng)在內(nèi)的微處理器的熱量產(chǎn)生和傳播特性,為本文后續(xù)的微處理器熱量管理優(yōu)化設(shè)計提供支持。2.研究基于層間冷卻的三維多核微處理器熱優(yōu)化任務(wù)分配技術(shù),以模擬退火優(yōu)化方法為核心,提出了一種基于層間冷卻的三維多核微處理器熱優(yōu)化任務(wù)分配技術(shù)TASA-3DICool。定義了“99%”功耗來表征微處理器正常工作與極端工作狀態(tài)的差別,使得該優(yōu)化任務(wù)分配技術(shù)兼顧微處理器中各任務(wù)正常運行與極端運行狀態(tài),優(yōu)化后得到的分配方案在兩種運行狀態(tài)的最高溫度和最大溫度梯度都具有更好的平衡。3.研究基于層間冷卻的三維多核微處理器熱優(yōu)化布局規(guī)劃技術(shù),以粒子群優(yōu)化方法為核心,提出了一種基于層間冷卻的三維多核微處理器熱優(yōu)化布局規(guī)劃技術(shù)FPPSO-3DICool。熱優(yōu)化布局規(guī)劃降低熱量聚集的這一目標(biāo),與粒子群優(yōu)化方法中各粒子趨冷避熱的特性正好契合從而獲得熱優(yōu)化布局規(guī)劃結(jié)果,降低微處理器內(nèi)部最高溫度和最大溫度梯度。通過與常用的布局規(guī)劃機制獲得方案的實驗結(jié)果對比,說明本文提出的熱優(yōu)化布局規(guī)劃技術(shù)FPPSO-3DICool具有較強的溫度控制與熱量均衡能力,特別是在處理核心數(shù)量較多,而布局空間受限情況下的表現(xiàn)最佳。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2016
【分類號】：TP332
【圖文】：

圖 1.1 Intel 產(chǎn)品 C4004 與 Xeon Phi 的封裝和內(nèi)核視圖流水線技術(shù)（Pipeline）將指令執(zhí)行過程細分，進而由不同功能部件完成，可以大幅提高微處理器內(nèi)部不同功能部件的利用率，并容許微處理器的時鐘頻率提升，從而提高微處理器的處理能力。標(biāo)準(zhǔn)意義的流水線技術(shù)最早應(yīng)用到 Intel 的80486 處理器中，其流水線級數(shù)為 5 級，時鐘頻率為 100MHz[4]。隨后，流水線級數(shù)和時鐘頻率都不斷攀升，在 Intel 推出的 Pentium IV 系列中，一款名為 Prescott的微結(jié)構(gòu)的流水級數(shù)達到了峰值的 31 級，時鐘頻率達到 3.8GHz[5]。但越來越高的流水線級數(shù)，在帶來時鐘頻率和性能提升的同時，分支預(yù)測失敗帶來的代價也會增大，其功能部件的實際利用率反而會下降，而過高的時鐘頻率帶來的高功耗、高熱量等問題也會更加嚴(yán)重。因此，隨后的微處理器流水線級數(shù)一般都在 16 級左右，時鐘頻率也不再提升[6]。多核心技術(shù)（Multi-Core）在一個芯片內(nèi)集成兩個或以上的處理核心，可以并行處理多個任務(wù)程序，從而使微處理器處理能力能夠成倍提高。2001 年，IBM 推出的 Power 4 處理器作為首個具有雙核心的微處理器[7]。隨后，多核微處理器所集成的處理核心數(shù)量越來越多。2015 年，由江南計算技術(shù)研究所推出的 SW26010 處理器就集成了 4 個主處理核心和 256 個從處理核心[8]。在微處理器時鐘頻率提升受

國防科學(xué)技術(shù)大學(xué)研究生院博士學(xué)位論文之間通信交互，從而大大降低了全局連線的長度，進理器性能的制約。在全芯片電路總面積 A 不變的情況可由 2 A減小到 2A/n，其中 n 為三維集成堆疊層數(shù)[電路中互連線長度的降低不僅可以帶來微處理器執(zhí)行低互連線寄生電阻和電容，進而降低整體電路的功耗處理器的另一大促進在于各芯片層具有一定獨立性，了新的可能。各芯片層可以分別制造并進行測試，最層集成到一起，從而避免一次性制造全芯片所面臨的路制造的良品率。同樣，不同尺寸、工藝或材料的芯集成到一起，組成具有多種功能的所謂超級芯片（Su微機電系統(tǒng)芯片（Micro-ElectroMechanical System，M芯片、光電模塊芯片和自旋電子模塊芯片等[17]。

【相似文獻】

相關(guān)期刊論文 前10條

1 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報;2012年02期

2 林萬孝;21世紀(jì)新型三維集成電路[J];機械與電子;1995年06期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢[J];微電子學(xué);1988年05期

4 徐秋霞,馬俊如;SOI技術(shù)與三維集成電路[J];真空科學(xué)與技術(shù);1988年02期

5 楊玉勤;;日本的微電子技術(shù)[J];現(xiàn)代兵器;1988年07期

6 李波 ,李文石 ,周江;三維集成電路的性能計算[J];中國集成電路;2005年02期

7 于淑華;李凌霞;邵晶波;;三維集成電路測試方法[J];現(xiàn)代計算機(專業(yè)版);2015年32期

8 張寧;;晶圓級三維集成電路關(guān)鍵技術(shù)和研究進展[J];集成電路應(yīng)用;2017年05期

9 李青;孫光;;三維集成電路技術(shù)及其應(yīng)用前景[J];高技術(shù)通訊;1991年07期

10 胡風(fēng);朱恒亮;曾璇;;基于模擬退火的三維集成電路水冷散熱網(wǎng)絡(luò)優(yōu)化算法[J];復(fù)旦學(xué)報(自然科學(xué)版);2017年04期

相關(guān)會議論文 前4條

1 閔球;卓成;周詩韻;李永勝;李爾平;;三維集成電路基于電類比的電熱耦合分析方法[A];2018年全國微波毫米波會議論文集(下冊)[C];2018年

2 周康;趙振宇;蔣劍鋒;朱文峰;鄧全;;用于3D SRAM結(jié)構(gòu)設(shè)計的模擬工具[A];第十八屆計算機工程與工藝年會暨第四屆微處理器技術(shù)論壇論文集[C];2014年

3 林志藝;唐遇星;竇強;;三維高性能微處理器熱分析技術(shù)研究[A];第十七屆計算機工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（上冊）[C];2013年

4 倪如山;林成魯;;離子注入形成SOI材料的XTEM分析[A];第六次全國電子顯微學(xué)會議論文摘要集[C];1990年

相關(guān)重要報紙文章 前2條

1 ;EVG：推出全新光刻系統(tǒng)和測試設(shè)備[N];中國電子報;2009年

2 姜念云 本報記者 滕繼濮;誰將改變我們的生活？[N];科技日報;2015年

相關(guān)博士學(xué)位論文 前10條

1 郭維;基于層間冷卻的三維多核微處理器熱量控制關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2016年

2 尹湘坤;基于硅通孔的高速三維集成電路關(guān)鍵設(shè)計技術(shù)研究[D];西安電子科技大學(xué);2017年

3 劉升;三維集成電路互連的建模及電熱相關(guān)特性研究[D];南京理工大學(xué);2017年

4 蘇晉榮;三維集成電路中硅通孔電模型與傳輸特性研究[D];山西大學(xué);2017年

5 錢利波;基于硅通孔技術(shù)的三維集成電路設(shè)計與分析[D];西安電子科技大學(xué);2013年

6 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

7 杜秀云;三維集成電路熱問題的不確定性分析方法研究[D];大連理工大學(xué);2014年

8 楊德操;三維系統(tǒng)級封裝內(nèi)垂直互連的高頻電磁特性研究與設(shè)計[D];浙江大學(xué);2015年

9 高文超;基于非線性規(guī)劃的三維集成電路布局算法研究[D];中國礦業(yè)大學(xué)（北京）;2013年

10 神克樂;基于硅通孔連接的三維集成電路測試方法研究[D];清華大學(xué);2015年

相關(guān)碩士學(xué)位論文 前10條

1 李進;三維芯片中硅通孔容錯技術(shù)與存儲器堆疊方法研究[D];合肥工業(yè)大學(xué);2017年

2 張浪;三維集成電路熱可靠性建模與優(yōu)化技術(shù)研究[D];電子科技大學(xué);2017年

3 付婧妍;基于3D集成電路TSV集束結(jié)構(gòu)的熱優(yōu)化研究[D];北京工業(yè)大學(xué);2017年

4 劉蓓;三維集成電路測試時間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

5 何映婷;基于電—熱—力耦合的TSV熱力響應(yīng)研究[D];西安電子科技大學(xué);2017年

6 楊國兵;基于面積擴張與散熱硅通孔的三維集成電路熱量優(yōu)化研究[D];合肥工業(yè)大學(xué);2014年

7 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

8 鄭杰;三維集成電路中硅通孔的建模與仿真研究[D];杭州電子科技大學(xué);2017年

9 周秋;三維集成系統(tǒng)中的互連建模及其傳輸特性研究[D];華北電力大學(xué)(北京);2017年

10 王世康;新型硅通孔寄生參數(shù)提取與等效電路建立[D];西安電子科技大學(xué);2017年

本文編號：2736221