【摘要】：隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的I/O互連技術(shù)已經(jīng)遠(yuǎn)遠(yuǎn)無法滿足目前和未來高性能計(jì)算機(jī)系統(tǒng)的性能需求。I/O互連技術(shù)及體系結(jié)構(gòu)正在發(fā)生重大變革,相繼涌現(xiàn)了PCI Express、RapidIO、HyperTransport、InfiniBand等一系列新興高性能I/O互連技術(shù)。其中PCI Express普遍被認(rèn)為是下一代I/O總線的標(biāo)準(zhǔn),至今最新的PCI Express 2.0版本5Gbps的速率是目前速率最快的串行接口總線之一,而隨之而來的就是日益嚴(yán)重的信號(hào)完整性問題。 本文對(duì)基于PCI Express2.0的高速數(shù)字電路的信號(hào)完整性問題進(jìn)行分析和解決,主要研究成果包括以下幾個(gè)方面: 在對(duì)PCI Express協(xié)議及體系結(jié)構(gòu)進(jìn)行全面深入研究的基礎(chǔ)上,注重研究PCI Express的電氣特性和LVDS收發(fā)器的組成和設(shè)計(jì)。 研究高速串行傳輸中的SI問題,介紹高速串行差分信號(hào),對(duì)差分過孔進(jìn)行了建模分析,對(duì)通孔、反鉆技術(shù)以及地孔對(duì)SI的影響進(jìn)行了討論。搭建背板傳輸系統(tǒng)架構(gòu),建立全鏈路模型,討論高速串行鏈路中的信號(hào)均衡問題。 在背板互連系統(tǒng)中對(duì)PCIE2.0總線高速串行信號(hào)進(jìn)行中繼,以此來增強(qiáng)高速信號(hào)遠(yuǎn)距離傳輸?shù)男盘?hào)完整性,并通過對(duì)多板系統(tǒng)進(jìn)行仿真分析,通過對(duì)仿真眼圖的觀察,證明系統(tǒng)加入中繼芯片,保證了高速信號(hào)的有效傳輸,是解決背板傳輸信號(hào)完整性問題的一種有效途徑。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP336
【圖文】：

國防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文差分過孔的情況，圖(a)為不加回流地過孔的情況，圖(b)為在兩側(cè)各加一個(gè)回流地過孔情況，圖(c)為在差分過孔旁邊加 4 個(gè)回流地過孔情況，其中選擇差分線從表層到第 16 層換層，差分過孔的中心距為 0.762mm，回流地過孔到信號(hào)孔的中心距為 1.27mm，差分過孔半徑 0.177mm，焊盤半徑 0.254mm，反焊盤半徑 0.381mm，地過孔焊盤半徑 0.2667mm，其它與信號(hào)孔一致。

（a） （b） (c)圖 3.6 差分過孔設(shè)計(jì)的三種情況如圖 3.7 為以上三種情況下插損 S21 和回?fù)p S11 的仿真結(jié)果，在 2.5GHz 頻點(diǎn)時(shí)，插入損耗由沒加回流地過孔的-2.2691dB，減小到兩個(gè)地過孔時(shí)的-0.3221 dB和四個(gè)地過孔時(shí)的-0.1747 dB，回波損耗由沒加回流地過孔的-14.0546dB，減小到兩個(gè)地過孔時(shí)的-25.4236 dB 和四個(gè)地過孔時(shí)的-30.1369 dB。加入的地過孔數(shù)目越多改善損耗和反射的效果越好，但由于現(xiàn)在的高速系統(tǒng)都是高密度設(shè)計(jì)，第三種情況占了更大的面積，在大多數(shù)時(shí)候都難以實(shí)現(xiàn)，而加入兩個(gè)回流地過孔的情況對(duì)反射和衰減的抑制也較好，同時(shí)權(quán)衡了信號(hào)質(zhì)量和面積的綜合因素，因此本設(shè)計(jì)采取使用兩個(gè)回流地過孔的差分過孔。

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 辛東金;PCI Express串行互連技術(shù)研究與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

2 郝園園;USB接口的信號(hào)完整性設(shè)計(jì)與分析[D];內(nèi)蒙古大學(xué);2013年

本文編號(hào)：2721863