【摘要】： 隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,包括復(fù)雜可編程邏輯器件(CPLD,Complex Programmable Logic Device)和現(xiàn)場(chǎng)可編程門陣列(FPGA,Field Programmable Gate Array)的可編程邏輯器件,具有系統(tǒng)內(nèi)可再編程的獨(dú)特優(yōu)點(diǎn),應(yīng)用越來越廣泛。這也給用于可編程邏輯器件編程的配置接口電路提出了更高的要求。 目前,配置接口電路大致分為兩類,一是基于并口的,二是基于USB接口的。后者由于其更高的下載速率和使用的方便性在性能上有明顯的優(yōu)勢(shì)。但是,由于其價(jià)格相對(duì)昂貴,并且PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開發(fā)設(shè)計(jì)的難度。 本論文研究了基于IEEE1149.1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altera公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對(duì)其內(nèi)部工作原理進(jìn)行分析,作者完成了USB下載接口電路的完整軟硬件設(shè)計(jì),實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能。 不同于目前已開發(fā)的USB下載接口電路,本論文所設(shè)計(jì)的下載接口電路的目標(biāo)是要能被Altera的集成開發(fā)環(huán)境QuartusII所兼容�，F(xiàn)有的USB下載接口電路設(shè)計(jì)一般需要在主機(jī)端另行設(shè)計(jì)軟件來控制與下載接口電路及目標(biāo)器件之間的通信和數(shù)據(jù)傳送,但是這樣不僅煩瑣,而且可能由于PC機(jī)的操作系統(tǒng)的不同影響兼容性。本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。 和傳統(tǒng)的基于PC并口的下載電纜相比,本設(shè)計(jì)的USB下載接口電路具有支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害、編程速度快等明顯優(yōu)點(diǎn)。從成本來看,本設(shè)計(jì)的USB下載接口電路與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP334.7
【圖文】：

1.1.2 邊界掃描技術(shù)的特點(diǎn)和優(yōu)勢(shì)圖1-1 支持邊界掃描測(cè)試的芯片內(nèi)部結(jié)構(gòu)邊界掃描技術(shù)的核心是在芯片引腳和芯片內(nèi)部邏輯之間（即集成電路的邊界）增加附加的掃描單元，如圖 1-1 所示。通過邊界掃描單元來控制和觀察芯片引腳的狀態(tài)，因此被稱為邊界掃描測(cè)試。它接口簡(jiǎn)單，穩(wěn)定可靠，僅僅使用四根或五根JTAG 總線（TMS、TCK、TRST、TDI 和 TDO），不必借助針床、示波器等其他設(shè)備即可實(shí)現(xiàn)對(duì)電路的測(cè)試。它不僅能測(cè)試集成電路芯片的輸入/輸出引腳的狀態(tài)，而且能夠測(cè)試芯片內(nèi)部工作情況以及芯片之間互連的開路和短路故障。它對(duì)芯片引腳的測(cè)試可達(dá)到 100%的故障覆蓋率，且能實(shí)現(xiàn)高精度的故障定位。由于它是一個(gè)國際化的標(biāo)準(zhǔn)，有很強(qiáng)的通用性，因此各公司生產(chǎn)的帶有 JTAG 接口的芯片均可以組成一個(gè)數(shù)字系統(tǒng)。同時(shí)，相比傳統(tǒng)的方法，JTAG 減少了產(chǎn)品的測(cè)試時(shí)間

- 7-圖2-1 控制傳輸?shù)娜齻�(gè)階段控制傳輸是 USB 系統(tǒng)用來配置設(shè)備并對(duì)其進(jìn)行控制的傳輸方式。設(shè)計(jì)者也可以根據(jù)需要來利用這種方式。每個(gè) USB 設(shè)備都有一個(gè)缺省的控制傳輸管道（端點(diǎn) 0），用于接受主機(jī) USB 系統(tǒng)的控制命令。一次控制傳輸一般由三個(gè)階段組成，如圖 2-1 所示。在設(shè)置階段（SETUP Stage），主機(jī)向設(shè)備發(fā)出一個(gè)設(shè)置（SETUP）事務(wù)傳輸，規(guī)定主機(jī)所要求的操作。接下來是數(shù)據(jù)階段（DATAStage），由若干個(gè)數(shù)據(jù)事務(wù)傳輸組成。傳輸?shù)姆较蚝蛿?shù)據(jù)內(nèi)容由 SETUP 封包規(guī)定。最后是狀態(tài)階段（STATUS Stage）。它由一個(gè)狀態(tài)事務(wù)組成，設(shè)備返回傳輸是否成功的狀態(tài)信息。由于在通常情況下一個(gè) USB 系統(tǒng)需要與多個(gè)端點(diǎn)進(jìn)行各種傳輸，那么就會(huì)關(guān)心如何為這些不同的傳輸分配帶寬。USB 會(huì)在每幀都留有一定的時(shí)間用于控制傳輸

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉笑嫘;何廣平;;FPGA芯片的配置與下載[J];科技信息;2011年15期

2 崔偉;丁建忠;;邊界掃描超越基本PCB測(cè)試[J];儀器儀表用戶;2011年03期

3 ;[J];;年期

4 ;[J];;年期

5 ;[J];;年期

6 ;[J];;年期

7 ;[J];;年期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

相關(guān)會(huì)議論文 前10條

1 劉劍;陳一超;;板級(jí)邊界掃描測(cè)試軟件設(shè)計(jì)與實(shí)現(xiàn)[A];第十九屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)(MCMI'2009)論文集[C];2009年

2 劉思久;羅艷;鄭春平;于德偉;;用于邊界掃描測(cè)試的虛擬儀器開發(fā)[A];2007'中國儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（一）[C];2007年

3 雷加;劉偉;;模數(shù)混合信號(hào)的可測(cè)性設(shè)計(jì)方法研究[A];中國儀器儀表學(xué)會(huì)第九屆青年學(xué)術(shù)會(huì)議論文集[C];2007年

4 劉思久;黃輝;李萌;;混合邊界掃描典型元件的特性試驗(yàn)[A];第三屆全國虛擬儀器大會(huì)論文集[C];2008年

5 柳愛利;許光明;寇昆湖;郝東;;邊界掃描技術(shù)在LXI平臺(tái)中的應(yīng)用[A];2008’“先進(jìn)集成技術(shù)”院士論壇暨第二屆儀表、自動(dòng)化與先進(jìn)集成技術(shù)大會(huì)論文集[C];2008年

6 雷沃妮;;基于PCI總線的多端口JTAG控制器[A];第三屆全國虛擬儀器大會(huì)論文集[C];2008年

7 劉思久;鄭春平;黃輝;;用于數(shù)字電路調(diào)試的邊界掃描測(cè)試儀開發(fā)[A];2007'儀表，自動(dòng)化及先進(jìn)集成技術(shù)大會(huì)論文集（二）[C];2007年

8 王月芳;陳圣儉;;邊界掃描技術(shù)在測(cè)試性設(shè)計(jì)中的應(yīng)用研究[A];第20屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)論文集[C];2010年

9 王保銳;;大規(guī)模邏輯器件的可測(cè)試性設(shè)計(jì)[A];2009全國虛擬儀器大會(huì)論文集（二）[C];2009年

10 錢軍;苗百利;左德承;楊孝宗;;邊界掃描技術(shù)在測(cè)試BS-NBS結(jié)構(gòu)電路上的應(yīng)用[A];第五屆中國測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

相關(guān)博士學(xué)位論文 前1條

1 孫寧;人工免疫優(yōu)化算法及其應(yīng)用研究[D];哈爾濱工業(yè)大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 向俊;基于USB2.0的配置接口電路軟硬件設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2007年

2 李萌;邊界掃描測(cè)試與故障診斷系統(tǒng)開發(fā)[D];哈爾濱工業(yè)大學(xué);2010年

3 杜艷峰;非完全邊界掃描測(cè)試與測(cè)試點(diǎn)的優(yōu)化[D];湖北工業(yè)大學(xué);2012年

4 韋永辦;基于USB總線的邊界掃描測(cè)試儀的研制[D];重慶大學(xué);2003年

5 楊軍;邊界掃描測(cè)試技術(shù)的分析與研究[D];西安電子科技大學(xué);2011年

6 陽習(xí)書;基于NiosⅡ內(nèi)核的板級(jí)BIST測(cè)控技術(shù)研究[D];電子科技大學(xué);2011年

7 劉治國;USB-1149.1邊界掃描測(cè)試控制器的設(shè)計(jì)[D];電子科技大學(xué);2004年

8 韓向超;基于邊界掃描技術(shù)的電路板測(cè)試方法研究[D];江蘇科技大學(xué);2010年

9 孫媛媛;FPGA的邊界掃描測(cè)試方法研究[D];哈爾濱工程大學(xué);2004年

10 杜杰康;系統(tǒng)級(jí)嵌入式測(cè)試技術(shù)研究[D];電子科技大學(xué);2010年

本文編號(hào)：2721277