發(fā)布時間：2020-06-18 23:39

【摘要】： 隨著信息技術(shù)的發(fā)展,數(shù)據(jù)量越來越大,傳統(tǒng)的I/O接口由于自身的限制越來越不能滿足現(xiàn)實需求。低壓差分信號傳輸技術(shù)(Low Voltage Differential Signaling,LVDS)具有低噪聲、低功耗、高可靠、節(jié)省成本和強(qiáng)集成能力等優(yōu)點,因此成為了解決I/O接口問題的一種新技術(shù)。 本文基于ANSI/TIA/EIA-644標(biāo)準(zhǔn),研究了基于高速LVDS的串并轉(zhuǎn)換電路。在此基礎(chǔ)上,根據(jù)功能將其分為LVDS接收電路和串并轉(zhuǎn)換電路兩個主要模塊。在LVDS接收電路中,通過ESD保護(hù)電路、軌對軌放大電路、遲滯比較電路、整形緩沖電路和失效保護(hù)電路的設(shè)計,完成了將2.5Gbps的LVDS信號轉(zhuǎn)化為CMOS信號的工作。仿真結(jié)果表明,整個LVDS接收電路的延時為0.45ns,上升時間為0.04ns,下降時間為0.03ns,占空比為37:36,滿足設(shè)計要求。 在串并轉(zhuǎn)換電路中,為了滿足高速和低時鐘的要求,采用一種樹型結(jié)構(gòu)和移位寄存器結(jié)構(gòu)級聯(lián)的串并轉(zhuǎn)換電路。通過占空比為1:4的5分頻器、樹型結(jié)構(gòu)串并轉(zhuǎn)換電路和移位寄存器結(jié)構(gòu)串并轉(zhuǎn)換電路的設(shè)計,將1路2.5Gbps的數(shù)據(jù)轉(zhuǎn)化為10路250Mbps的數(shù)據(jù)。仿真結(jié)果表明,整個串并轉(zhuǎn)換電路的功能正確,滿足設(shè)計要求。 此外,本文在版圖方面進(jìn)行了研究,對匹配、串?dāng)_、噪聲、寄生效應(yīng)、閂鎖效應(yīng)和天線效應(yīng)分別進(jìn)行了論述,給出相應(yīng)的解決辦法。并基于1P8M 0.13μm CMOS工藝,采用全定制完成了版圖設(shè)計。LVDS接收電路版圖面積為74×96 ? m2,滿足I/O標(biāo)準(zhǔn);串并轉(zhuǎn)換電路版圖面積為80×83 ? m2。后仿真結(jié)果表明,本文設(shè)計的串并轉(zhuǎn)換電路滿足要求。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2010
【分類號】：TP334.7

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前4條

1 岳長進(jìn);遠(yuǎn)程圖像采集系統(tǒng)研究[D];哈爾濱工業(yè)大學(xué);2011年

2 潘鵬亨;5Gbps高速CML發(fā)送器的設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2011年

3 劉成明;基于LVDS的氋速遠(yuǎn)程數(shù)據(jù)傳輸系統(tǒng)的設(shè)計[D];中北大學(xué);2012年

4 宣棟;基于FPGA的LVDS高速數(shù)據(jù)通信卡的設(shè)計與實現(xiàn)[D];南京航空航天大學(xué);2012年

本文編號：2719990