基于PCI總線的數(shù)據(jù)采集卡的實現(xiàn)
發(fā)布時間:2020-06-18 19:11
【摘要】: 數(shù)據(jù)采集與處理是計算機應用的一個重要分支,主要研究的是數(shù)據(jù)的采集、存貯和處理。而微機總線是計算機各模塊間進行信息傳輸?shù)耐ǖ?是提高數(shù)據(jù)采集系統(tǒng)性能的一個至關重要的因素[3]。 PCI局部總線的引入,打破了數(shù)據(jù)傳輸?shù)钠款i,其以優(yōu)異的性能成為微機總線的主流。同時PCI總線因其高性能的特點使得其在工程各個領域中得到了廣泛應用,是極具競爭力的一種總線標準。但是由于PCI總線協(xié)議十分復雜,直接為它設計相匹配的數(shù)字邏輯控制電路難度很大。目前用來實現(xiàn)PCI接口的有效方案主要有兩種:采用可編程邏輯器件CPLD或FPGA和采用專用接口芯片。 基于與九江713廠的合作項目的一部分,本論文對基于PCI總線的數(shù)據(jù)采集卡的接口技術進行了探討和研究,在對兩種接口方案進行比較的基礎上,采用了第二種方案——PLX公司的專用接口芯片PCI9054,并設計了基于PCI總線的接口電路,制作成功了接口實驗板,并編制了相應的驅(qū)動程序和測試應用程序。整個系統(tǒng)包括硬件電路和測試軟件兩個模塊,硬件電路根據(jù)軟件發(fā)出的指令執(zhí)行采集和存儲操作,而測試軟件平臺則驅(qū)動硬件電路以實現(xiàn)對數(shù)據(jù)的管理。經(jīng)反復調(diào)試,該接口電路能夠順利地完成數(shù)據(jù)傳輸,可以成功地實現(xiàn)PCI總線與外設的接口,從而驗證了用專用接口芯片實現(xiàn)PCI總線接口在技術上的可行性。 本文在內(nèi)容主要分為兩大部分:第一部分首先介紹了PCI總線的現(xiàn)狀及發(fā)展,以及PCI9054芯片的主要結構特點及功能應用,給出了PCI總線的基本結構和規(guī)范協(xié)議,并提出了一種簡單可行的PCI總線與外部總線接口的設計方案——使用專門的接口芯片PCI9054。第二部分詳細陳述了高速數(shù)據(jù)傳輸卡的軟、硬件設計過程,使用專門的工具軟件PROTEL DXP繪出全部硬件電路的設計原理圖和PCB圖,軟件部分主要是在PLXMON基礎上編寫了驅(qū)動程序和測試程序,對所編寫的軟件進行調(diào)試,測試結果滿足設計需要。
【學位授予單位】:東南大學
【學位級別】:碩士
【學位授予年份】:2006
【分類號】:TP334.7
【圖文】:
第二章 PCI 總線概述 REQ64#和 ACK64#同時有效時,這 32 條線上含有高 32 位數(shù)據(jù)。/BE[7㑳4]:擴展總線命令和字節(jié)使能多路復用信號線。EQ64#:64 位傳輸請求信號,由當前主設備驅(qū)動,表示本設備要求采用 64 位通路傳。CK64#:64 位傳輸認可。表明從設備將用 64 位進行傳輸。R64#:奇偶雙字節(jié)校驗。 JTAG/邊界掃描信號CK:測試時鐘信號。DI:測試數(shù)據(jù)輸入信號。DO:測試數(shù)據(jù)輸出信號。MS:測試模式選擇信號。RST:測試復位信號。
PCI總線的數(shù)據(jù)傳輸采用突發(fā)(burst)方式,每次傳輸由一個地址周期和一個或多個數(shù)據(jù)周期組成。PCI總線的讀操作和寫操作時序分別如圖2 2和圖2 3所示。時序圖中橢圓部分表示一個轉換周期(turnaround cycle),即某信號線由一個設備驅(qū)動轉到另一個設備驅(qū)動之間的過渡期,這樣可以避免兩個設備同時驅(qū)動一條信號線所造成的競爭。PCI總線傳輸包含讀、寫和中止三個內(nèi)容。(1) 讀傳輸:圖2 2顯示了讀操作的傳輸過程。圖2 2 PCI總線讀操作時序圖當FRAME#有效時,讀傳送開始,在AD[31㑳0]上保持有效地址信號,同時C/BE上保持一個總線命令。如果總線命令為0110B(存儲器讀命令),同時AD[31㑳0]的地址又在目標設備的地址范圍內(nèi),該目標設備將置DEVSEL#信號有效(低電平),然后主設備停止驅(qū)動地址總線AD[31㑳0]
本文編號:2719705
【學位授予單位】:東南大學
【學位級別】:碩士
【學位授予年份】:2006
【分類號】:TP334.7
【圖文】:
第二章 PCI 總線概述 REQ64#和 ACK64#同時有效時,這 32 條線上含有高 32 位數(shù)據(jù)。/BE[7㑳4]:擴展總線命令和字節(jié)使能多路復用信號線。EQ64#:64 位傳輸請求信號,由當前主設備驅(qū)動,表示本設備要求采用 64 位通路傳。CK64#:64 位傳輸認可。表明從設備將用 64 位進行傳輸。R64#:奇偶雙字節(jié)校驗。 JTAG/邊界掃描信號CK:測試時鐘信號。DI:測試數(shù)據(jù)輸入信號。DO:測試數(shù)據(jù)輸出信號。MS:測試模式選擇信號。RST:測試復位信號。
PCI總線的數(shù)據(jù)傳輸采用突發(fā)(burst)方式,每次傳輸由一個地址周期和一個或多個數(shù)據(jù)周期組成。PCI總線的讀操作和寫操作時序分別如圖2 2和圖2 3所示。時序圖中橢圓部分表示一個轉換周期(turnaround cycle),即某信號線由一個設備驅(qū)動轉到另一個設備驅(qū)動之間的過渡期,這樣可以避免兩個設備同時驅(qū)動一條信號線所造成的競爭。PCI總線傳輸包含讀、寫和中止三個內(nèi)容。(1) 讀傳輸:圖2 2顯示了讀操作的傳輸過程。圖2 2 PCI總線讀操作時序圖當FRAME#有效時,讀傳送開始,在AD[31㑳0]上保持有效地址信號,同時C/BE上保持一個總線命令。如果總線命令為0110B(存儲器讀命令),同時AD[31㑳0]的地址又在目標設備的地址范圍內(nèi),該目標設備將置DEVSEL#信號有效(低電平),然后主設備停止驅(qū)動地址總線AD[31㑳0]
【參考文獻】
相關期刊論文 前3條
1 丁祥 ,余小清 ,萬旺根;PCI總線語音卡及WDM驅(qū)動程序設計[J];電子技術應用;2003年01期
2 李平,張云麟;Windows 2000內(nèi)核模式驅(qū)動程序設計[J];重慶郵電學院學報(自然科學版);2002年03期
3 陳章進,冉峰,湯立華,徐美華;PCI目標設備的配置空間實現(xiàn)[J];計算機應用;2002年01期
相關碩士學位論文 前3條
1 范振宇;基于PCI總線的數(shù)據(jù)采集卡接口的設計與實現(xiàn)[D];西南交通大學;2003年
2 陳俊;基于PCI總線的高速數(shù)據(jù)傳輸卡的設計與應用[D];西南交通大學;2003年
3 黃健;基于PCI總線的軟件無線電硬件實現(xiàn)[D];南京航空航天大學;2002年
本文編號:2719705
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2719705.html
最近更新
教材專著