【摘要】：在過(guò)去的十幾年中,隨著工藝尺寸的進(jìn)步,單芯片集成處理器核數(shù)逐步增加,眾核處理器成為微處理器發(fā)展的趨勢(shì)之一。傳統(tǒng)的總線(xiàn)互連結(jié)構(gòu)已無(wú)法適應(yīng)眾核處理器的需求,因此具有高并發(fā)特性的片上互連網(wǎng)絡(luò)(No C)等非順序互連結(jié)構(gòu)逐漸成為眾核處理器中片上互連結(jié)構(gòu)的主流趨勢(shì)。非順序互連結(jié)構(gòu)的使用,增加了Cache一致性協(xié)議機(jī)制的設(shè)計(jì)復(fù)雜度和硬件開(kāi)銷(xiāo),其高昂的代價(jià)限制了眾核處理器的性能,即Cache一致性墻(Coherence Wall)的問(wèn)題。為提高眾核處理器中基于Cache一致性協(xié)議的核間通信性能,本文基于Cache一致性分區(qū)機(jī)制,在以下方面進(jìn)行了研究:1)動(dòng)態(tài)可擴(kuò)展的Cache一致性分區(qū)機(jī)制。隨著眾核處理器中No C規(guī)模的增加,Cache一致性協(xié)議通常會(huì)帶來(lái)巨大的廣播和多播通信代價(jià)。當(dāng)前的Cache一致性協(xié)議性能提升通常通過(guò)降低通信次數(shù)完成,但是其硬件代價(jià)較高;靜態(tài)分區(qū)機(jī)制可以較低硬件開(kāi)銷(xiāo)避免No C規(guī)模上升帶來(lái)的核間通信性能下降,但是其靈活度較低;而動(dòng)態(tài)分區(qū)機(jī)制中Cache一致性協(xié)議設(shè)計(jì)較為復(fù)雜。由于并行應(yīng)用程序在使用超過(guò)16個(gè)處理器核時(shí)加速比有限,為應(yīng)對(duì)未來(lái)大規(guī)模眾核處理器的應(yīng)用場(chǎng)景,本文結(jié)合動(dòng)態(tài)可擴(kuò)展的子網(wǎng)劃分機(jī)制,提出了動(dòng)態(tài)可擴(kuò)展的Cache一致性分區(qū)(SCCP)機(jī)制。基于Gem5的仿真測(cè)試表明,相較Token協(xié)議0.98%的額外硬件資源開(kāi)銷(xiāo),SCCP機(jī)制以1.67%的硬件開(kāi)銷(xiāo),提升平均18.8%的Cache系統(tǒng)性能和9%的系統(tǒng)總體性能。同時(shí),與額外硬件開(kāi)銷(xiāo)為3.30%的Di Co協(xié)議相比,SCCP機(jī)制具有相近的性能。2)針對(duì)支持動(dòng)態(tài)可擴(kuò)展Cache一致性分區(qū)的不規(guī)則拓?fù)涞淖泳W(wǎng)劃分機(jī)制。子網(wǎng)劃分機(jī)制能夠有效限制眾核處理器中廣播和多播的范圍,降低并行應(yīng)用程序之間的通信干擾,提高數(shù)據(jù)共享和核間通信的性能。傳統(tǒng)的子網(wǎng)劃分機(jī)制通常采用最佳適配的拓?fù)浣Y(jié)構(gòu)覆蓋子網(wǎng);該機(jī)制雖然能夠減少?gòu)V播范圍和網(wǎng)絡(luò)中數(shù)據(jù)包的數(shù)量,但是由于可用路由鏈路的減少會(huì)帶來(lái)網(wǎng)絡(luò)擁塞,從而增加了子網(wǎng)內(nèi)數(shù)據(jù)包的平均網(wǎng)絡(luò)延時(shí)。在本文提出的支持不規(guī)則拓?fù)浣Y(jié)構(gòu)的子網(wǎng)劃分機(jī)制中,采用多個(gè)矩形子網(wǎng)嵌套的物理子網(wǎng)覆蓋邏輯子網(wǎng),可提供更多可用的路由路徑。仿真測(cè)試表明,針對(duì)眾核處理器中Cache一致性協(xié)議常見(jiàn)的5~10%的廣播率,較當(dāng)前已有的子網(wǎng)劃分機(jī)制相比,可獲得10%左右的性能提升。子網(wǎng)嵌套的子網(wǎng)劃分機(jī)制可有效降低無(wú)死鎖路由的設(shè)計(jì)復(fù)雜度,同時(shí)每個(gè)路由節(jié)點(diǎn)僅需添加兩位寄存器,具有較低硬件代價(jià)。3)兼容消息傳遞機(jī)制的動(dòng)態(tài)可重構(gòu)Cache結(jié)構(gòu)設(shè)計(jì)。為解決眾核處理器中Cache一致性協(xié)議帶來(lái)的核間通信的延時(shí),現(xiàn)有的眾核處理器及研究中提出了片內(nèi)硬件支持的消息傳遞機(jī)制,提升了約13%的系統(tǒng)性能。然而在大規(guī)模眾核處理器的設(shè)計(jì)中,通常采用輕量級(jí)核心運(yùn)行單線(xiàn)程,因此在運(yùn)算時(shí)獨(dú)立的消息傳遞緩存(MPB)處于閑置狀態(tài);同時(shí),運(yùn)算時(shí)的Cache訪(fǎng)問(wèn)延時(shí)對(duì)獨(dú)立MPB機(jī)制的整體性能也有重要的影響。因此,本文基于現(xiàn)有的Cache一致性協(xié)議,提出了可重構(gòu)為MPB的動(dòng)態(tài)可重構(gòu)Cache結(jié)構(gòu)(RMCC),可按需將片上SRAM存儲(chǔ)重構(gòu)為Cache或MPB使用;RMCC機(jī)制通過(guò)復(fù)用邏輯電路對(duì)基礎(chǔ)Cache協(xié)議的狀態(tài)進(jìn)行擴(kuò)展,在重構(gòu)的Cache存儲(chǔ)上實(shí)現(xiàn)了消息傳遞機(jī)制。仿真實(shí)驗(yàn)表明,相較硬件額外開(kāi)銷(xiāo)為5.26%的獨(dú)立MPB機(jī)制,RMCC機(jī)制可以在相同的硬件開(kāi)銷(xiāo)下降低8%的Cache缺失率,在當(dāng)前獨(dú)立MPB實(shí)現(xiàn)機(jī)制基礎(chǔ)上,提升約11.4%的性能;另外,在避免MPB的5.26%額外開(kāi)銷(xiāo)的情況下,可以帶來(lái)與獨(dú)立MPB機(jī)制相近的總體系統(tǒng)性能。本文針對(duì)眾核處理器設(shè)計(jì)中面臨的Cache一致性墻的挑戰(zhàn),分別對(duì)Cache一致性協(xié)議和子網(wǎng)劃分機(jī)制進(jìn)行研究和設(shè)計(jì),同時(shí)兼顧片上消息傳遞機(jī)制的可重構(gòu)設(shè)計(jì),有效提高了眾核處理器核間通信和數(shù)據(jù)共享性能。
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TP332
【圖文】：

數(shù)據(jù)包在 NoC 上傳遞；而包含數(shù)據(jù)的 Cache 信息則為 8 字節(jié)控制信息據(jù)，因此需要 5 個(gè) flit 作為一個(gè)數(shù)據(jù)包在 NoC 上傳播。網(wǎng)絡(luò)接口單元中同時(shí)有多個(gè)數(shù)據(jù)包等待路由器處理。HeadPayloads5個(gè)Flit的數(shù)據(jù)包Headlit的數(shù)據(jù)包VNet VC2 bits 2 bits128 bitsCache LineAddressSource Cache Msg32 bitsCache Data128 bitsOtHead Flit的Payload其他Flit的PayloadDestination32bits圖 2-3 使用 Cache 協(xié)議的眾核處理器中 NoC 的數(shù)據(jù)包格式 Formats of packages transmitted via NoC in manycore processor with Cache coherence

圖 4-1 NoC 中多播率對(duì)鏈路通信性能的影響[87]Fig. 4-1 Influence of multicast ratio on performance of links in NoC[87]高 NoC 中廣播和多播通信的性能，通常通過(guò)建立廣播樹(shù)和子網(wǎng)劃分，提高多或者降低多播和廣播代價(jià)。oC 中，多播和廣播機(jī)制通常有三種實(shí)現(xiàn)方式。在基于單播的多播和廣播機(jī)發(fā)出的每一個(gè)多播、廣播包在 NI 處拆分為多個(gè)單播數(shù)據(jù)包后，通過(guò) NoC 發(fā)。在基于路徑的多播和廣播機(jī)制中[90]，源節(jié)點(diǎn)發(fā)出多播廣播請(qǐng)求后，首先計(jì)的路由路徑，然后嚴(yán)格按照順序地發(fā)送至每一個(gè)目的節(jié)點(diǎn)。在基于多播和廣[91]，以發(fā)起多播廣播的源節(jié)點(diǎn)為根節(jié)點(diǎn)，構(gòu)建覆蓋目的節(jié)點(diǎn)的生成樹(shù)，并按和廣播數(shù)據(jù)包的發(fā)送；在生成樹(shù)的分支處通過(guò)數(shù)據(jù)包的復(fù)制，實(shí)現(xiàn)對(duì)子樹(shù)的路徑的多播廣播機(jī)制通常難以得到最短路由路徑，且其無(wú)死鎖路由路徑運(yùn)算oC 使用；基于廣播樹(shù)的機(jī)制能夠降低數(shù)據(jù)包的數(shù)量，提高廣播和多播性能[92]

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 Zhen TANG;Wei WANG;Lei SUN;Yu HUANG;Heng WU;Jun WEI;Tao HUANG;;IO dependent SSD cache allocation for elastic Hadoop applications[J];Science China(Information Sciences);2018年05期

2 孫玉強(qiáng);王文聞;巢碧霞;顧玉宛;;基于預(yù)取的Cache替換策略[J];微電子學(xué)與計(jì)算機(jī);2017年01期

3 徐金波;龐征斌;李琰;;位置信息與替換概率相結(jié)合的多核共享Cache管理機(jī)制[J];國(guó)防科技大學(xué)學(xué)報(bào);2016年05期

4 文敏華;強(qiáng)凱;;多核中Cache一致性延遲分析[J];信息通信;2016年03期

5 文敏華;顏豐琳;;一種Cache一致性?xún)?yōu)化策略[J];信息系統(tǒng)工程;2016年04期

6 于茜;蔡紅柳;陳財(cái)森;;一種自適應(yīng)的cache驅(qū)逐策略[J];信息通信;2016年05期

7 毛金玲;;基于抽象解釋技術(shù)的Cache分析方法[J];中小企業(yè)管理與科技(中旬刊);2015年03期

8 毛金玲;;基于抽象解釋技術(shù)的多層Cache分析的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)光盤(pán)軟件與應(yīng)用;2014年24期

9 王黨輝;劉合朋;陳怡然;;Multi-bit soft error tolerable L1 data cache based on characteristic of data value[J];Journal of Central South University;2015年05期

10 何青松;鄧超;邱志;;一種嵌入式系統(tǒng)的滑動(dòng)Cache機(jī)制設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2015年03期

相關(guān)會(huì)議論文 前10條

1 葛磊磊;劉勝;陳海燕;;一種融人優(yōu)先權(quán)的Cache行替換機(jī)制[A];第十七屆計(jì)算機(jī)工程與工藝年會(huì)暨第三屆微處理器技術(shù)論壇論文集（下冊(cè)）[C];2013年

2 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(上冊(cè))[C];2008年

3 ;Application of cache in Data Access Performance Optimization[A];2011年全國(guó)電子信息技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2011年

4 石文強(qiáng);倪曉強(qiáng);金作霖;張民選;;Cache動(dòng)態(tài)插入策略模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 楊旭;駱祖瑩;韓銀和;;基于cache內(nèi)容替換的系統(tǒng)管理模式漏洞檢測(cè)方法[A];第十四屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議(CFTC'2011)論文集[C];2011年

6 李昭然;劉勝;許邦建;陳海燕;;基于System Verilog Assertions的全局Cache的形式化驗(yàn)證[A];第十九屆計(jì)算機(jī)工程與工藝年會(huì)暨第五屆微處理器技術(shù)論壇論文集[C];2015年

7 Yu Xi;Cai Hong-liu;Chen Cai-sen;Xiang Yang-xia;;Security Analysis on S-Box of LBlock Algorithm Based on Trace-Driven Cache Timing Attack[A];第17屆中國(guó)系統(tǒng)仿真技術(shù)及其應(yīng)用學(xué)術(shù)年會(huì)論文集（17th CCSSTA 2016）[C];2016年

8 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國(guó)聲學(xué)學(xué)會(huì)2001年青年學(xué)術(shù)會(huì)議[CYCA'01]論文集[C];2001年

9 ;Research on WEB Cache Prediction Recommend Mechanism Based on Usage Pattern[A];中國(guó)電子學(xué)會(huì)第十五屆信息論學(xué)術(shù)年會(huì)暨第一屆全國(guó)網(wǎng)絡(luò)編碼學(xué)術(shù)年會(huì)論文集（上冊(cè)）[C];2008年

10 周旋;馮玉才;李碧波;孫小薇;;多服務(wù)器DBMS的Cache管理[A];數(shù)據(jù)庫(kù)研究與進(jìn)展95——第十三屆全國(guó)數(shù)據(jù)庫(kù)學(xué)術(shù)會(huì)議論文集[C];1995年

相關(guān)重要報(bào)紙文章 前10條

1 上海 李超;什么是Cache[N];電腦報(bào);2001年

2 劉昌勇;小緩存里的大學(xué)問(wèn)[N];中國(guó)電腦教育報(bào);2004年

3 北京共創(chuàng)開(kāi)源軟件股份有限公司 董孝峰;共創(chuàng)NC的設(shè)計(jì)與實(shí)現(xiàn)[N];中國(guó)計(jì)算機(jī)報(bào);2004年

4 超頻者;K7-650（0015）最新實(shí)超報(bào)告[N];大眾科技報(bào);2000年

5 ;阿萌小辭典[N];電腦報(bào);2004年

6 陳自文;CPU如何影響IA服務(wù)器的性能？[N];網(wǎng)絡(luò)世界;2000年

7 中國(guó)計(jì)算機(jī)報(bào)測(cè)試實(shí)驗(yàn)室 王炳晨;Duron抵京，Thunderbird爭(zhēng)宏[N];中國(guó)計(jì)算機(jī)報(bào);2000年

8 安徽省六安市 李紅;SOHO上網(wǎng)這樣省錢(qián)[N];中國(guó)計(jì)算機(jī)報(bào);2000年

9 巖公;電信網(wǎng)加速不難[N];中國(guó)計(jì)算機(jī)報(bào);2003年

10 徐春梅;國(guó)際品牌進(jìn)入中國(guó)：適應(yīng)是關(guān)鍵[N];中國(guó)經(jīng)營(yíng)報(bào);2006年

相關(guān)博士學(xué)位論文 前10條

1 韓興;眾核處理器中Cache一致性機(jī)制的動(dòng)態(tài)可重構(gòu)設(shè)計(jì)[D];上海交通大學(xué);2016年

2 劉松鶴;微處理器片上存儲(chǔ)系統(tǒng)性能優(yōu)化關(guān)鍵技術(shù)研究[D];長(zhǎng)安大學(xué);2018年

3 王冠;面向GPGPUs的非易失混合存儲(chǔ)架構(gòu)關(guān)鍵技術(shù)研究[D];山東大學(xué);2018年

4 李炳超;高性能GPU系統(tǒng)結(jié)構(gòu)的研究[D];天津大學(xué);2017年

5 鄭重;異構(gòu)眾核體系結(jié)構(gòu)Cache功耗和性能優(yōu)化關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

6 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

7 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

8 彭蔓蔓;體系結(jié)構(gòu)級(jí)低能耗Cache和動(dòng)態(tài)電壓縮放技術(shù)研究[D];湖南大學(xué);2007年

9 賈小敏;多核處理器片上Cache訪(fǎng)問(wèn)行為分析與優(yōu)化機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

10 項(xiàng)曉燕;體系結(jié)構(gòu)級(jí)Cache功耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 ALBELADITALAL FALAH M;[D];廈門(mén)大學(xué);2017年

2 魏志剛;近閾值電壓下Cache容錯(cuò)性研究[D];武漢理工大學(xué);2018年

3 邢超超;基于vCPU調(diào)度的Cache側(cè)信道系統(tǒng)級(jí)防御方法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2019年

4 盛啟隆;基于RISC-V架構(gòu)的雙發(fā)射微處理器設(shè)計(jì)與實(shí)現(xiàn)[D];西安理工大學(xué);2019年

5 周揚(yáng);基于能量感知的自供能NVP系統(tǒng)Cache管理方案研究[D];山東大學(xué);2019年

6 張奇龍;基于系統(tǒng)仿真的硬軟件Cache性能優(yōu)化方法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2019年

7 吳建宇;面向多線(xiàn)程應(yīng)用的多核Cache優(yōu)化研究[D];湖南大學(xué);2014年

8 王鵬;Cache替換算法中重引用區(qū)間預(yù)測(cè)策略的改進(jìn)[D];湖南大學(xué);2016年

9 李靜;基于Cache感知的自供能NVP系統(tǒng)備份方案的研究[D];山東大學(xué);2018年

10 夏建雄;YHFT-XDSP二級(jí)Cache預(yù)取優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2017年

本文編號(hào)：2717845