【摘要】：實(shí)驗(yàn)室科研項(xiàng)目中,專用指令集微處理器(ASIP)技術(shù)成功的應(yīng)用于大規(guī)模數(shù)字信號(hào)處理領(lǐng)域,并達(dá)到了項(xiàng)目的各項(xiàng)指標(biāo)。該專用指令集微處理器是單指令單周期的處理器,為了提高專用指令集微處理器的運(yùn)行速度,滿足更大規(guī)模數(shù)字信號(hào)處理的實(shí)時(shí)性要求,對(duì)其采用指令流水線結(jié)構(gòu)設(shè)計(jì)。在專用指令集微處理器的流水線結(jié)構(gòu)設(shè)計(jì)中,根據(jù)專用指令集的特點(diǎn)和FPGA的硬件特性,合理劃分流水線段數(shù),使用相關(guān)解決技術(shù)、如定向路徑來(lái)解決流水線中的數(shù)據(jù)相關(guān)和控制相關(guān)等問(wèn)題,減少指令流水線的停頓,進(jìn)而提高指令流水線的效率。并利用相關(guān)EDA工具對(duì)其進(jìn)行功能仿真和綜合驗(yàn)證,在資源多消耗20%的前提下,速度提高了120%,證明了專用指令集微處理器的流水線結(jié)構(gòu)設(shè)計(jì)達(dá)到了預(yù)期設(shè)計(jì)目的。 最后,對(duì)專用指令集處理器的參量化進(jìn)行了研究,設(shè)計(jì)出一款參量化設(shè)計(jì)工具,該工具可以根據(jù)用戶的輸入選擇,來(lái)生成滿足用戶需求的專用指令集微處理器,達(dá)到節(jié)省硬件資源和降低功耗的目的。 【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP332

【圖文】：

要是由程序存儲(chǔ)器（ROM）、程序控制器、通用寄存器堆、ALU器、雙端口存儲(chǔ)器以及地址產(chǎn)生器組成�？刂破髟O(shè)計(jì)控制器是用來(lái)控制程序的順序執(zhí)行或者跳轉(zhuǎn)，程序的控制指令包件跳轉(zhuǎn)指令，子程序調(diào)用指令，，循環(huán)指令，以及空閑指令等。跳轉(zhuǎn)指令根據(jù)程序狀態(tài)字的標(biāo)志位 az（累加器中的值是否為 0）、

其中循環(huán)次數(shù)和循環(huán)體長(zhǎng)度分別環(huán)次數(shù)減 1，直到計(jì)數(shù)器的值減為零，結(jié)束程U 運(yùn)算單元（算術(shù)運(yùn)算單元、邏輯運(yùn)算單元、完成指令的算術(shù)運(yùn)算、邏輯運(yùn)算、移位運(yùn)算，硬件結(jié)構(gòu)如圖 2.2 所示。加法器來(lái)實(shí)現(xiàn)，來(lái)完成操作數(shù)的相加和相減計(jì)，它代替?zhèn)鹘y(tǒng)的串行結(jié)構(gòu)加法器，大大提來(lái)完成數(shù)據(jù)的邏輯與、或、非、異或操作。來(lái)完成數(shù)據(jù)的邏輯左、右移位操作和算術(shù)左期較長(zhǎng)，它的運(yùn)行速度將是整個(gè)系統(tǒng)設(shè)計(jì)的集成的硬核乘法器，該乘法器具有很高的處

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前4條

1 吳俊;基于RISC結(jié)構(gòu)的ASIP設(shè)計(jì)[D];浙江大學(xué);2002年

2 楊桂君;面向綜合的ASIP設(shè)計(jì)[D];浙江大學(xué);2002年

3 王京;八位RISC微控制器IP核設(shè)計(jì)[D];西北工業(yè)大學(xué);2006年

4 趙文元;基于ASIP陣列結(jié)構(gòu)的圖像降噪電路設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2009年

本文編號(hào)：2712270