【摘要】：經(jīng)過數(shù)十年時間的發(fā)展,作為傳統(tǒng)內(nèi)存介質(zhì)的DRAM已經(jīng)面臨越來越多的挑戰(zhàn)。目前的技術(shù)條件下,DRAM的集成度已經(jīng)無法進一步提高,這極大限制了計算性能的提升。并且DRAM能耗巨大,其消耗的能量占到計算機系統(tǒng)總能耗的40%左右。因此,近年來學(xué)術(shù)界和工業(yè)界開發(fā)了一系列新型存儲介質(zhì),用于緩解當前內(nèi)存系統(tǒng)存在的問題。其中,相變存儲器(phase change memory,PCM)以其可字節(jié)尋址、高集成度和低能耗等特點,成為DRAM的有力競爭者。但是,和DRAM相比,PCM介質(zhì)的寫性能差,其寫延遲比DRAM的要大一個數(shù)量級。這大幅增加了讀請求的有效延時,進而降低了PCM主存的系統(tǒng)性能。近年來,學(xué)術(shù)界提出了大量的創(chuàng)新技術(shù)(比如,PreSET)用以減輕PCM介質(zhì)寫延遲大對系統(tǒng)性能造成的影響。在PCM中,寫“1”(SET操作)和寫”0”(RESET操作)耗時是不同的,SET操作延時是RESET操作的8倍左右。一個典型的寫請求需要并行的將幾百位數(shù)據(jù)同時寫入PCM內(nèi)存行中,寫請求中包含SET操作幾乎是不可避免的,所以寫請求延時往往取決于SET操作延時�；谶@個事實,當高速緩存被標記為“臟”,且該緩存行被寫回內(nèi)存前,PreSET提前對相應(yīng)主存行中的所有位執(zhí)行SET操作(即進行預(yù)置操作)。隨后,當緩存行中的數(shù)據(jù)寫回PCM時,寫請求只需要執(zhí)行RESET操作。因此,PreSET可以有效降低寫請求延時,提高了PCM系統(tǒng)性能。然而,對于PCM而言,這種通過增加預(yù)置操作來提升系統(tǒng)性能的方式代價高昂。這是由于,PCM介質(zhì)的寫壽命較短,在寫操作密集的情況中,介質(zhì)會很快失效,進而導(dǎo)致數(shù)據(jù)的丟失。而PreSET會造成大量的額外寫操作(預(yù)置操作也是寫操作),進一步縮短了PCM介質(zhì)的使用壽命。在大多數(shù)應(yīng)用程序運行環(huán)境中,在系統(tǒng)的“臟”緩存行內(nèi),其實只有少部分存儲單元的數(shù)據(jù)被更新了,多數(shù)的緩存行數(shù)據(jù)和內(nèi)存中的依然保持一致。如果可以用細粒度的方式進行PreSET的預(yù)置操作,即當緩存行被更新時,僅僅針對內(nèi)存行中和當前緩存行數(shù)據(jù)不一致的存儲單元進行SET操作,當緩存行寫回時,根據(jù)更新后的數(shù)據(jù),只對這些存儲單元中的部分位置進行RESET操作,那么就可以極大地縮小預(yù)置操作的范圍,從而在延長PCM系統(tǒng)使用壽命的同時,仍能達到一個比較理想的系統(tǒng)性能。根據(jù)這個觀察,在PreSET的基礎(chǔ)上,我們提出了Partial-PreSET。實驗數(shù)據(jù)表明,和PreSET相比,在只損失2%左右的系統(tǒng)性能的前提下,Partial-PreSET可以延長PCM的壽命達2.79倍。
【圖文】：

統(tǒng)計數(shù)據(jù)表明，在多數(shù)測試基準中，在 76% 的被更新過的緩存行中，“臟”字數(shù)量小于4 個�；诒疚牡南到y(tǒng)配置（緩存行包含 8 個字，每個字為 8Bytes），我們進行了相同的實驗內(nèi)容。如圖1 1所示，只有一個字被修改的臟緩存行比例，最低為 20%（liquantum），最高達到 63%（mcf）�？傮w上，一個緩存行中“臟”字數(shù)量的平均值最低為 1.88（mcf）, 最高也只有 3.84（cactusadm）�？傊�，，在緩存行中實際被修改的數(shù)據(jù)是非常有限的。圖 1 1 緩存行中的“臟”字數(shù)量基于如上事實，本文提出了 Partial-PreSET，一種基于 PreSET 的改進方案。Partial-PreSET 可以在提高系統(tǒng)寫性能的同時，極大緩解 PreSET 造成的介質(zhì)壽命縮短問題。PreSET 在緩存行第一次被修改時

行的寫負載情況，其只是在一個固定的周期后，將一個特定內(nèi)存行的內(nèi)容寫入相鄰的內(nèi)存行中，從而實現(xiàn)了負載均衡。Start-Gap 算法的硬件開銷主要包括兩個寄存器 Start 和Gap, 一個計數(shù)器以及一個額外的主存行 GapLine。其基本的執(zhí)行流程如下圖2 2所示。圖ABCDEFGHIJKLMNOP012345678910111213141516StartGapABCDEFGHIJKLMNOP012345678910111213141516StartGapABCDEFGJKLMNOPI012345678910111213141516StartGapABCDEFGHIJKLMNO0P12345678910111213141516StartGap...H(a) (b) (c) (d)圖 2 2 Start-Gap 算法[21]中2 2（a）的 PCM 內(nèi)存系統(tǒng)包含 16 個主存行（0-15）。為了實現(xiàn) Start-Gap，需要新增一個內(nèi)存行 GapLine, 被標記為 16，其并不包含有效數(shù)據(jù)。17 個主存行構(gòu)成一個循環(huán)隊列。寄存器 Start 初始值為 0，代表隊列被循環(huán)的次數(shù)。寄存器 Gap 的值表示當前 GapLine 的地址，初始值為 16。計數(shù)器 Counter 記錄主存被寫的次數(shù)，初始值為 0。為了實現(xiàn)磨損均衡，Start-Gap 算法設(shè)定了一個閾值 N。首先，如圖2 2 (b) 所展示的
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TP333

【相似文獻】

相關(guān)期刊論文 前10條

1 陳錕;小談“雙通道”[J];大眾硬件;2004年02期

2 HJCBUG;;PAT技術(shù)深入解析[J];電腦自做;2003年09期

3 張海瑞;武麗;賈家寧;;基于FPGA的DDR2 SDRAM內(nèi)存控制器設(shè)計[J];中原工學(xué)院學(xué)報;2013年04期

4 劉冬梅;祝永新;John Kwan;;面向高清媒體處理器的內(nèi)存控制器的信號完整性驗證方法[J];電子世界;2014年05期

5 ;小怪座談[J];電腦愛好者;2004年12期

6 精神;集成內(nèi)存控制器是Athlon64的軟肋?[J];電腦;2004年02期

7 李鵬;王劍;曾露;王煥東;;多核片上系統(tǒng)主控式內(nèi)存控制器預(yù)取[J];高技術(shù)通訊;2019年05期

8 小天二;;AM2和AM2+有啥區(qū)別[J];現(xiàn)代計算機(普及版);2008年10期

9 ;確保最佳的真實世界性能、功耗與帶寬[J];電子設(shè)計工程;2016年04期

10 ;RAMBUS低成本wire bond封裝DDR3內(nèi)存 運行速度可達到1866MT/s[J];電子與電腦;2010年09期

相關(guān)會議論文 前2條

1 謝一丁;王蕾;王永文;龍戀;;多核系統(tǒng)中DRAM內(nèi)存控制器與訪存調(diào)度算法的研究[A];第十七屆計算機工程與工藝年會暨第三屆微處理器技術(shù)論壇論文集（下冊）[C];2013年

2 張永志;宋宇鯤;;DDR2內(nèi)存控制器指令重排技術(shù)的研究[A];2008通信理論與技術(shù)新進展——第十三屆全國青年通信學(xué)術(shù)會議論文集（上）[C];2008年

相關(guān)重要報紙文章 前10條

1 IT時報 汪建君;英特爾推出至強可擴展處理器，整體性能提升達1.65倍[N];IT時報;2017年

2 本報記者 李覲麟;英特爾發(fā)布至強可擴展處理器[N];電腦報;2017年

3 魏銘;AMD處理器獲得運營商青睞[N];人民郵電;2009年

4 本報記者 霍光 劉洪宇;多引擎推動計算變革[N];中國計算機報;2009年

5 祁金華;FB—DIMM再成討論熱點[N];網(wǎng)絡(luò)世界;2007年

6 ;SLI 加入Intel陣營[N];中國電腦教育報;2005年

7 計算機世界實驗室 李獻;整合是未來[N];計算機世界;2008年

8 蘭馨;雙通道DDR簡析[N];計算機世界;2004年

9 未來之路;AMD64位大戲誰捧場？[N];中國計算機報;2003年

10 ;即將上市的GeForceFX 5700Ultra[N];中國計算機報;2003年

相關(guān)碩士學(xué)位論文 前10條

1 陳林輝;片上網(wǎng)絡(luò)中內(nèi)存控制器布局方法的研究[D];北京交通大學(xué);2019年

2 施揚;提升相變存儲器使用壽命的內(nèi)存控制器優(yōu)化技術(shù)研究[D];上海交通大學(xué);2018年

3 張波;基于UVM的LPDDR4控制器的驗證[D];西安電子科技大學(xué);2018年

4 武春鋒;基于DDR4 SDRAM的光電圖像實時存儲技術(shù)研究[D];中國科學(xué)院大學(xué)(中國科學(xué)院長春光學(xué)精密機械與物理研究所);2018年

5 趙冠楠;基于FPGA的內(nèi)存控制器的設(shè)計與應(yīng)用[D];太原理工大學(xué);2010年

6 張永志;DDR2內(nèi)存控制器的模塊設(shè)計和驗證平臺技術(shù)研究[D];合肥工業(yè)大學(xué);2009年

7 鄧麗;高帶寬低延時的DDR2內(nèi)存控制器的研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2006年

8 潘杰;聚芯SoC高性能訪存技術(shù)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

9 黃晨;基于訪存密度的內(nèi)存控制器調(diào)度研究[D];華中科技大學(xué);2015年

10 解詠梅;龍芯2號片外存儲系統(tǒng)性能分析[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2004年

本文編號：2710538