基于Xscale處理器的嵌入式硬件平臺設(shè)計及引導(dǎo)程序研究
發(fā)布時間:2020-06-11 08:11
【摘要】: 本論文的主要工作是在研究了基于ARM體系結(jié)構(gòu)的Intel Xscale PXA255處理器的基礎(chǔ)上,以該處理器為核心,加上存儲器等器件設(shè)計完成了一個嵌入式硬件系統(tǒng)平臺。 論文對Xscale PXA255處理器的總體結(jié)構(gòu)和特性進行了仔細分析,對芯片引腳的要求做了詳細的記錄,使電路芯片間的聯(lián)接符合規(guī)定。設(shè)計了電源及復(fù)位電路,存儲器電路,外設(shè)接口電路:包括串口電路、JTAG接口電路、以太網(wǎng)接口電路、觸摸屏接口電路和LCD接口電路。設(shè)計本系統(tǒng)使用了Protel DXP軟件設(shè)計電路原理圖,PowerPcb5.0軟件設(shè)計印制電路板圖,并且應(yīng)用了高速PCB設(shè)計方法繪制印制電路板。 嵌入式系統(tǒng)引導(dǎo)程序用于初始化硬件和加載操作系統(tǒng)內(nèi)核,本論文對引導(dǎo)程序Bootloader的移植進行了研究。對Bootloader的地址規(guī)劃、模式、程序代碼等進行了分析,對于其設(shè)計環(huán)境的搭建和下載等過程做了比較深入地了解;最后實現(xiàn)了一個適合我們設(shè)計的平臺的Bootloader。 本系統(tǒng)滿足實驗室建設(shè)的需求,可以運行Linux,并且可以進行一些常用接口實驗。
【圖文】:
圖 3.1 XScale PXA255 應(yīng)用處理器結(jié)構(gòu)框圖下面對照其結(jié)構(gòu)框圖,詳細說明其中一些主要的模塊及其特性。(1)系統(tǒng)控制模塊·GPIO:每個都可單獨編程為輸出或輸入,有些具有第 2 功能,可用于各種外圍功能。·中斷控制器:所有中斷可置為內(nèi)核的 IRQ 或 FIQ 中斷,并有屏蔽寄存器。(2)時鐘和電源管理器·32.768kHz 振蕩器:用來驅(qū)動系統(tǒng)控制模塊。系統(tǒng)控制模塊包括:實時時鐘、電源管理器、中斷控制器等。·3.6864MHz 振蕩器:具有核 PLL 和外圍 PLL,可產(chǎn)生各種工作頻率。用來驅(qū)動 ARM CPU 內(nèi)核和高速外設(shè)。·電源管理器:可控制快速/運行、空閑和睡眠工作方式。(3)存儲器接口·100MHz 存儲器總線,,支持多至 6 個區(qū)的靜態(tài)存儲器(SRAM、FLASH、ROM、
第三章 嵌入式最小系統(tǒng)的硬件設(shè)計 134 類:SDRAM、靜態(tài)存儲器、VLIO、卡存儲器。(VLIO 與 SRAM 相似,區(qū)別在于:VLIO 允許使用“準備好”信號(RDY),從而在讀或?qū)憰r都能插入可變長度的等待狀態(tài)。RDY 一般是電平觸發(fā),高電平時 I/O 器件準備好數(shù)據(jù)傳送。)[2]PXA255 的存儲器接口示意圖如圖 3.5 所示。其中,SDRAM 有 4 塊區(qū)域,靜態(tài)存儲器和 VLIO 共 6 塊,卡空間有兩塊。
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2006
【分類號】:TP332
本文編號:2707633
【圖文】:
圖 3.1 XScale PXA255 應(yīng)用處理器結(jié)構(gòu)框圖下面對照其結(jié)構(gòu)框圖,詳細說明其中一些主要的模塊及其特性。(1)系統(tǒng)控制模塊·GPIO:每個都可單獨編程為輸出或輸入,有些具有第 2 功能,可用于各種外圍功能。·中斷控制器:所有中斷可置為內(nèi)核的 IRQ 或 FIQ 中斷,并有屏蔽寄存器。(2)時鐘和電源管理器·32.768kHz 振蕩器:用來驅(qū)動系統(tǒng)控制模塊。系統(tǒng)控制模塊包括:實時時鐘、電源管理器、中斷控制器等。·3.6864MHz 振蕩器:具有核 PLL 和外圍 PLL,可產(chǎn)生各種工作頻率。用來驅(qū)動 ARM CPU 內(nèi)核和高速外設(shè)。·電源管理器:可控制快速/運行、空閑和睡眠工作方式。(3)存儲器接口·100MHz 存儲器總線,,支持多至 6 個區(qū)的靜態(tài)存儲器(SRAM、FLASH、ROM、
第三章 嵌入式最小系統(tǒng)的硬件設(shè)計 134 類:SDRAM、靜態(tài)存儲器、VLIO、卡存儲器。(VLIO 與 SRAM 相似,區(qū)別在于:VLIO 允許使用“準備好”信號(RDY),從而在讀或?qū)憰r都能插入可變長度的等待狀態(tài)。RDY 一般是電平觸發(fā),高電平時 I/O 器件準備好數(shù)據(jù)傳送。)[2]PXA255 的存儲器接口示意圖如圖 3.5 所示。其中,SDRAM 有 4 塊區(qū)域,靜態(tài)存儲器和 VLIO 共 6 塊,卡空間有兩塊。
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2006
【分類號】:TP332
【引證文獻】
相關(guān)碩士學(xué)位論文 前5條
1 馬鶴樓;電力設(shè)備熱點監(jiān)測系統(tǒng)中服務(wù)器端軟件的設(shè)計[D];華北電力大學(xué)(北京);2011年
2 王寅;集成電路測試儀控制模塊及驅(qū)動設(shè)計[D];電子科技大學(xué);2011年
3 劉順成;基于SBC2440的Bootloader設(shè)計與實現(xiàn)[D];暨南大學(xué);2008年
4 霍超;嵌入式OCR系統(tǒng)的研究[D];北方工業(yè)大學(xué);2010年
5 于明;基于PXA270的機車柴油機診斷儀主控制器的設(shè)計[D];武漢理工大學(xué);2010年
本文編號:2707633
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2707633.html
最近更新
教材專著