【摘要】：商業(yè)計(jì)算、生物醫(yī)療等領(lǐng)域?qū)τ?jì)算精度的要求不斷提高,十進(jìn)制算術(shù)運(yùn)算系統(tǒng)逐漸成為研究的熱點(diǎn)。硬件十進(jìn)制乘法器是十進(jìn)制算術(shù)運(yùn)算系統(tǒng)的核心運(yùn)算部件之一,因此對(duì)高性能十進(jìn)制乘法器進(jìn)行研究與設(shè)計(jì)具有重要意義。十進(jìn)制乘法器由部分積產(chǎn)生、部分積壓縮和最終積產(chǎn)生三個(gè)模塊組成。論文對(duì)非冗余、冗余和全冗余十進(jìn)制乘法器的算法和電路結(jié)構(gòu)展開(kāi)深入研究,設(shè)計(jì)了高性能的16×16-digit全冗余十進(jìn)制乘法器。論文主要研究工作與成果包括以下幾點(diǎn):1.對(duì)基于不同BCD編碼系統(tǒng)和乘數(shù)重編碼方式的十進(jìn)制部分積產(chǎn)生模塊的算法原理與電路結(jié)構(gòu)進(jìn)行研究和設(shè)計(jì),重點(diǎn)介紹了有符號(hào)基-10編碼和基于冗余BCD編碼的部分積產(chǎn)生算法,并對(duì)基于冗余XS-3編碼的被乘數(shù)倍數(shù)產(chǎn)生電路進(jìn)行了優(yōu)化設(shè)計(jì)。2.對(duì)不同的部分積壓縮結(jié)構(gòu)進(jìn)行研究與比較,提出了一種新的基于全冗余ODDS加法器的部分積壓縮樹(shù)并對(duì)全冗余ODDS加法器進(jìn)行優(yōu)化設(shè)計(jì)。全冗余ODDS加法器的壓縮比為2:1,壓縮效率高。基于全冗余ODDS加法器的部分積壓縮樹(shù)結(jié)構(gòu)規(guī)整,易于大規(guī)模集成電路的實(shí)現(xiàn)。3.對(duì)條件推測(cè)性十進(jìn)制加法器和ODDS-BCD編碼轉(zhuǎn)換模塊進(jìn)行研究和設(shè)計(jì)。全冗余十進(jìn)制乘法器的最終積產(chǎn)生采用ODDS-BCD編碼轉(zhuǎn)換模塊,ODDS-BCD編碼轉(zhuǎn)換模塊由ODDS-BCD編碼轉(zhuǎn)換器和進(jìn)位運(yùn)算電路構(gòu)成,本文對(duì)進(jìn)位運(yùn)算電路和ODDS-BCD編碼轉(zhuǎn)換器進(jìn)行了優(yōu)化設(shè)計(jì),提高了編碼轉(zhuǎn)換效率。4.用Verilog HDL語(yǔ)言對(duì)非冗余、冗余和全冗余十進(jìn)制乘法器進(jìn)行描述,在Modelsim平臺(tái)上進(jìn)行仿真和驗(yàn)證,在TSMC 65nm標(biāo)準(zhǔn)CMOS工藝庫(kù)下,通過(guò)Design Compiler進(jìn)行綜合,得到延時(shí)與面積數(shù)據(jù)。通過(guò)與現(xiàn)有的最具代表性的高性能十進(jìn)制乘法器進(jìn)行比較可知,本文設(shè)計(jì)的16×16-digit全冗余十進(jìn)制乘法器綜合性能優(yōu)越。
【圖文】：

的位權(quán)均為10，被傳遞至第(i+1)-digit，，用于第(i+1)-digit十進(jìn)制全冗余加法的計(jì)算。左拆分項(xiàng)產(chǎn)生 和的邏輯表達(dá)式如式（4.12）到（4.16）所示，其對(duì)應(yīng)的電路結(jié)構(gòu)如圖4.8所示[22]。10 3 3ii it a b (4.12)0 3 2 2 3 2 2 3 3 1 3 31 2 2 11' .( ) .( ) . . . . . .i i i i i i i i i i i i i i i it a a b b a b a b a a b a a b a (4.13)3 2 2 1 3 3 2 2 13 33 3 2 2 1 3 32 2 1( . . ).( ) ( . . ).( )( . ).( . ) ( . ).( . . )i i i i i i i i i i ii i i i i i i i i iz a b a a b a b a a ba b a b a a b a b a (4.14)2 3 3 3 1 31 2 22 2 3 1 3 1 3 3 3 32 2 1( . . . )( )( . ).( . . . ) ( . ).( . . )i i i i i i i i ii i i i i i i i i i i i iz a b a a b a a ba b a a b a b a a b a b a (4.15)1 3 3 1 2 2 3 3 1 2 2 3 31 2 22 2 3 3 1 2 2 3 31( . . ).( ) ( . . ).( ) ( . . ).( )( ).( . . ) ( ).( . . )i i i i i i i i i i i i i i i ii i i i i i i i i iz a b a a b a b a a b a b a a ba b a b a a b a b a (4.16)

DS 部分積經(jīng)過(guò) ODDS-BCD 編碼轉(zhuǎn)換模塊的處理，最終產(chǎn)制 PPG 模塊的電路，優(yōu)化了全冗余 ODDS 加法器的電路冗余 ODDS 加法器的 17:1 十進(jìn)制 PPR 樹(shù)。同時(shí)改進(jìn)了 O改進(jìn)的并行前綴/進(jìn)位選擇樹(shù)形運(yùn)算單元快速產(chǎn)生編碼轉(zhuǎn)換編碼轉(zhuǎn)換的效率。產(chǎn)生電路的優(yōu)化設(shè)計(jì)余十進(jìn)制乘法器的 PPG 模塊主要分為三個(gè)部分：（1）采 5 個(gè)倍數(shù)選擇信號(hào){ 1 , 2 , 3 , 4 , 5i i i i is s s s s }和 1 個(gè)符號(hào)位信號(hào)數(shù)正倍數(shù)[1X,5X]；(3)采用 5:1 數(shù)據(jù)選擇器選擇正確的被乘定是否需要按位取反；（4）通過(guò)增加一行額外的修正行部轉(zhuǎn)換為 ODDS 編碼。編碼系統(tǒng)的設(shè)計(jì)。采用文獻(xiàn)[24]中改進(jìn)的 SD 基-10 編碼系圖 6.2 所示。
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TP332.22

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 王曉涇;崔曉平;王大宇;;Sklansky并行前綴加法器的優(yōu)化設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2013年01期

相關(guān)碩士學(xué)位論文 前2條

1 董文雯;高性能冗余十進(jìn)制乘法器的研究與設(shè)計(jì)[D];南京航空航天大學(xué);2017年

2 王書(shū)敏;高性能并行十進(jìn)制乘法器的研究與設(shè)計(jì)[D];南京航空航天大學(xué);2016年

本文編號(hào)：2705397