發(fā)布時間：2020-06-09 19:34

【摘要】： X型DSP是一款高性能、低功耗16位定點數(shù)字信號處理器芯片。采用先進的改進型哈佛結(jié)構(gòu)(一條程序存儲器總線、3條數(shù)據(jù)存儲器總線和4條地址總線),CPU內(nèi)核設(shè)計了乘加(MAC)、比較,選擇,存儲單元(CSSU)等專用功能部件,片內(nèi)集成大量的存儲器和豐富的外設(shè),采用高度專業(yè)化的指令集,特別適合便攜式和嵌入式應(yīng)用。 本人有幸作為參研者之一全程參與了該DSP研制的全過程,承擔(dān)并出色完成了其指令控制和中斷控制部件的設(shè)計與實現(xiàn)。本文在深入研究X型DSP指令系統(tǒng)和微體系結(jié)構(gòu)的基礎(chǔ)上,給出了X型DSP指控部件的優(yōu)化實現(xiàn)結(jié)構(gòu),并分取指、譯碼和控制等幾個部分詳細(xì)介紹了指控部件的邏輯設(shè)計和驗證。譯碼矩陣PLA是指控部件的關(guān)鍵電路,用于實現(xiàn)由操作符到微控制信號的轉(zhuǎn)換。PLA設(shè)計的優(yōu)劣對指控部件面積、速度和功耗等性能指標(biāo)影響很大。本文采用全定制方法,在0.25μm CMOS工藝下設(shè)計實現(xiàn)了X型DSP指令部件的譯碼矩陣PLA,詳細(xì)介紹了譯碼矩陣的邏輯、電路和版圖的設(shè)計與驗證,并進行了性能分析。中斷作為指令控制的重要組成部分,其性能的高低直接影響流水線的運行性能。速度是體現(xiàn)其性能的一個重要方面,本文深入研究了多種中斷技術(shù)的實現(xiàn)方法,設(shè)計并實現(xiàn)了一種可以快速響應(yīng)的中斷系統(tǒng)。 本文最后對指令部件進行了模塊級的功能驗證以及中斷系統(tǒng)的驗證,模擬驗證結(jié)果表明指令部件的設(shè)計完全滿足X型DSP芯片的設(shè)計要求,經(jīng)投片證明已獲得良好的效果。
【圖文】：

國防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文疊執(zhí)行，從芯片外部看，整個芯片每拍都能通過1條指令。2.2.IX型DSP的流水線結(jié)構(gòu)介紹x型nsP芯片中所有指令均按照預(yù)取(prefeteh)、取指(Feteh)、譯碼(Deeode)、訪問(Aceess)、讀取(Read)和執(zhí)行(Execute)6站流水線運行。流水線的6個站彼此獨立，允指令重疊執(zhí)行。在任意給定的周期內(nèi)，，可以有1一6條指令被激活，每一條指令處于不同的行階段。由x型DsP的系統(tǒng)時鐘控制的6站流水線如圖2.2所示:[3]

那么在下一個周期中，一個指令字就被讀取。在多字長指令出現(xiàn)的情況下，幾個這個的取指令的動作系列。在流水線的第三個階段譯碼段，對已經(jīng)讀取的指令進，然后指令執(zhí)行所需的相關(guān)的控制序列被激活。其后的兩個流水線段一訪問段和讀取操作數(shù)讀取的系列動作。、如果指令需要，那么在訪問段一個或兩個操作數(shù)的地址就被址總線，而在其后的讀取段操作數(shù)就會被讀出來。任何寫回操作都要涉及流水線的兩段:讀取段和執(zhí)行段。在讀取段，要寫回的操作被送上EAB總線，在下一個周期，操作數(shù)通過EB總線寫入存儲器。通過X型DSP對存儲器的每一次訪問都要分兩步來執(zhí)行。第一步是存儲器地址被送上一條地址總線步是相應(yīng)的數(shù)據(jù)總線從存儲器地址讀取數(shù)據(jù)或是向存儲器地址寫數(shù)據(jù)�？�2.3功能部件組成X型DSP總體結(jié)構(gòu)如圖2.3所示，主要由以下功能部件組成:CPU內(nèi)核、總線控制器、存儲器、片內(nèi)外設(shè)等。其核心控制部分主要由指令控制，存取控制和運算控制這三大路構(gòu)成，主要執(zhí)行部分是通過一條六站的流水線完成指令的執(zhí)行和對數(shù)據(jù)的存取。CCCPU內(nèi)核核核核核核核核核
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP368.11

【引證文獻】

相關(guān)碩士學(xué)位論文 前1條

1 唐冬燈;YHFT-DSPX中擴展總線主機接口的設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

本文編號：2705148