【摘要】： 算術(shù)邏輯部件(ALU)作為微處理器中最重要和最常用的運算部件之一,它的速度和功耗對整個微處理器性能具有重要的影響。本文深入研究了ALU的結(jié)構(gòu)和核心加法器原理,根據(jù)網(wǎng)絡(luò)處理器中微處理器的特點,實現(xiàn)了一種應(yīng)用于微引擎的32位ALU部件。該ALU支持32位微引擎的所有邏輯運算和算術(shù)運算指令。通過采用全定制設(shè)計方法,在算法、電路、版圖等各個層次分別進(jìn)行設(shè)計優(yōu)化,使ALU的性能得到提升。 通過對現(xiàn)有ALU結(jié)構(gòu)和加法器原理進(jìn)行分析研究,在普通并行前綴加法器基礎(chǔ)上進(jìn)行改進(jìn),采用不等位分組實現(xiàn)進(jìn)位的方法,即在組內(nèi)采用并行前綴進(jìn)位、組外采用串行進(jìn)位的方法實現(xiàn)加法器進(jìn)位。 為了降低電路的晶體管數(shù)量,減小芯片面積,采用傳輸管邏輯作為ALU的電路實現(xiàn)方式,并通過理論計算和Spice仿真兩種方式對關(guān)鍵路徑的參數(shù)進(jìn)行優(yōu)化。用Hspice在頻率為500MHz,電源電壓為2.5V的條件下進(jìn)行仿真,延時為0.84ns,平均功耗為40mw,晶體管數(shù)量為5008。 在0.25μm工藝的典型條件下,借助Calibre完成ALU全定制版圖物理檢查及寄生參數(shù)提取。用Hspice仿真所實現(xiàn)版圖的關(guān)鍵路徑延時為1.1ns,平均功耗為48mw,版圖面積為0.054mm2。
【圖文】：

U 的整體結(jié)構(gòu)，并從算法、電路結(jié)構(gòu)與參數(shù)分別完成 輯運算操作、移位器的設(shè)計，最后給出 ALU 電路的邏仿真結(jié)果。3.1 ALU 在 ME 中的位置與功能構(gòu)與功能)是本次課題所設(shè)計的網(wǎng)絡(luò)處理器中 6 個 32 位同構(gòu)多核用結(jié)構(gòu)的處理器，與通常意義上的微處理器特性有所 指令集，主要處理網(wǎng)絡(luò)通信入口和出口的協(xié)議處理任來自物理層硬件的包入口處理、校驗和驗證、包頭處緩存、表查找和轉(zhuǎn)發(fā)、包頭修改、校驗和計算、對物。其主要結(jié)構(gòu)如圖 3.1 所示[40]。

同時，根據(jù)指令結(jié)果更新所有的 ALU 條件代碼，此條件線程切換時丟失。lu[dest_reg, A_operand, alu_op, B_operand]F：本指令帶有一個或兩個操作數(shù)，執(zhí)行運算操作，將結(jié)果寫B(tài) 操作數(shù)先是移位或者循環(huán)，然后才執(zhí)行運算指令。他根據(jù)指的 ALU 條件代碼。本操作不允許間接循環(huán)。但是，可以通過復(fù)制到相對 BANK 的寄存器里，然后再執(zhí)行 DBL_SHF 指令以lu_shf[dest_reg, A_operand, alu_op, B_operand, B_op_shf_cntl]F：將 A 操作數(shù)和 B 操作數(shù)連接起來，右移指定位數(shù)，然后取的寄存器中。bl_shf[dest_reg, A_operand, B_operand, A_op_shf_cntl]LU、ALU_SHF、DBL_SHF 是運算指令的名稱。g 表示一個存放結(jié)果的通用寄存器或傳輸寄存器，可以用符號回；A_operand 和 B_operand 表示存放操作數(shù)的通用寄存器或者
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2010
【分類號】：TP332

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 張開基;多核SoC中多線程包處理單元異步存儲訪問技術(shù)研究[D];西安電子科技大學(xué);2011年

，

本文編號：2703295