【摘要】：本課題是設(shè)計一款基于PowerPC體系結(jié)構(gòu)的微處理器,重點針對整數(shù)單元進行設(shè)計與實現(xiàn)工作。整數(shù)單元是微處理器的核心運算單元,因此它的設(shè)計直接影響著整個系統(tǒng)的CPI和功耗指標。本課題的微處理器在結(jié)構(gòu)上設(shè)計了兩個并行的整數(shù)單元(IU1和IU2),這樣可以同時處理兩條整數(shù)指令。在綜合考慮微處理器的性能和硬件消耗上,本文主要設(shè)計并實現(xiàn)了整數(shù)單元的幾個重要模塊:加法器、乘法器、除法器,并且對設(shè)計的電路進行了驗證。 在分析設(shè)計這幾個重點模塊時,本文提出了一些針對算法或電路的優(yōu)化。對于加法器的設(shè)計,本微處理器采用了超前進位加法器,并進行了級間進位的折衷處理,提高性能的同時兼顧了通用性。乘法器本文采用了改進Booth算法,在乘數(shù)編碼時,我們采用多周期方式來實現(xiàn),這樣做在很大程度上簡化了編碼電路、部分積電路、以及壓縮器電路,使版圖的面積節(jié)省了70%,有效地折衷了性能和消耗。除法器的設(shè)計上,本文有別于其它微處理器,在硬件上設(shè)計了一款能夠獨立完成有符號和無符號除法指令的功能模塊,每周期能夠產(chǎn)生2位商,有效地提高了除法的運算能力。 論文的最后,通過模塊級和系統(tǒng)級的兩種驗證方式,可以表明整數(shù)單元在500MHz主頻下完全到達設(shè)計要求。
【圖文】：

基于 PowerPC 體系機構(gòu) X 型微處理器整數(shù)單元的設(shè)計與實現(xiàn)的作用是把 3-2 壓縮器產(chǎn)生的操作數(shù)進行最終的果。因此最終加法器是整合乘法運算結(jié)果的關(guān)用了前面章節(jié)介紹的超前進位加法器和進位選以更有效地減少延時。法器的原則是：在高位的處理單元，把進位為 ，，當?shù)臀坏倪M位傳播到高位時，再根據(jù)進位選擇加法器的示意圖。此加法器的延遲較小，但的硬件來計算 0 和 1 兩種進位結(jié)果。因此，把相結(jié)合，只考慮在最高 8 位的兩個子單元采用的結(jié)合兩個加法器的優(yōu)點，使整個單元的效率更

個輸出是 Z1 到 Z5，ZN 是“hot one”。表 4.4 編碼器輸入-輸出真值表3 A2 A1 編碼位 Z Z1 Z2 Z3 Z4 0 0 0 0 0 0 1 0 0 0 0 1 +X 0 1 0 0 0 0 1 0 +X 0 1 0 0 0 0 1 1 +2X 1 0 0 0 0 1 0 0 -2X 0 0 0 0 1 1 0 1 -X 0 0 0 1 0 1 1 0 -X 0 0 0 1 0 1 1 1 0 0 0 1 0 0 根據(jù)表 4.4 給出的真值表，我們可以設(shè)計出電路結(jié)構(gòu)，如下圖：
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2011
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前4條

1 詹文法,汪國林,楊羽,張珍;32位快速乘法器的設(shè)計[J];合肥工業(yè)大學學報(自然科學版);2004年09期

2 李駿,許稼,彭應(yīng)寧,王秀壇;PowerPC處理器優(yōu)勢及其應(yīng)用研究[J];微計算機信息;2005年19期

3 于敦山 ,田澤;32×8乘法器完成32×32乘加器的算法及實現(xiàn)[J];微電子學與計算機;2002年03期

4 梁峰;邵志標;梁晉;;Radix-16 Booth流水線乘法器的設(shè)計[J];西安交通大學學報;2006年10期

相關(guān)碩士學位論文 前5條

1 范長永;32位RISC微處理器模塊設(shè)計[D];北京工業(yè)大學;2003年

2 余龍理;高性能低功耗嵌入式CPU中整數(shù)單元的設(shè)計研究[D];浙江大學;2004年

3 付仲滿;X微處理器FPU的設(shè)計與實現(xiàn)[D];國防科學技術(shù)大學;2005年

4 朱國勇;可重組整數(shù)單元的研究與設(shè)計[D];華北電力大學（北京）;2008年

5 辜選瓊;600MHz YHFT-DX乘法部件的設(shè)計與驗證[D];國防科學技術(shù)大學;2010年

本文編號：2702849