【摘要】： 本論文研究和分析了低功耗設(shè)計技術(shù)的背景、功耗的組成和降低功耗的方法途徑。目前主要是通過降低工作電壓、降低電容和減小活動性來達(dá)到降低功耗的目的。低功耗設(shè)計大致分為系統(tǒng)結(jié)構(gòu)級、寄存器傳輸級、門級、電路級四個層次,按照自頂向下的電路設(shè)計方法,在不同設(shè)計層次上對功耗進(jìn)行優(yōu)化時,改善的程度是不同的,設(shè)計層次越高,優(yōu)化所能達(dá)到的效果越好。本論文對各個層次的低功耗設(shè)計技術(shù)進(jìn)行了研究和分析,并將系統(tǒng)級總線編碼技術(shù)作為主要的研究對象。 本論文使用低功耗設(shè)計技術(shù)來設(shè)計了嵌入式16位定點DSP。在完成了嵌入式DSP的系統(tǒng)設(shè)計、流水線設(shè)計后,主要對處理器架構(gòu),包括流水線控制模塊(Pipe-Line)、程序地址產(chǎn)生器模塊(PAG)、數(shù)據(jù)地址產(chǎn)生器模塊(DAG)、中央算術(shù)邏輯單元(CALU)和并行邏輯單元(PLU)的設(shè)計。針對其架構(gòu)特點,對DSP進(jìn)行系統(tǒng)級總線編解碼的低功耗設(shè)計,有效降低了處理器的功耗。 本論文對格雷編碼技術(shù)、T0編碼技術(shù)、T0-C編碼技術(shù)和翻轉(zhuǎn)編碼技術(shù)進(jìn)行了研究,并實現(xiàn)了這些編碼技術(shù)的編碼電路和解碼電路。針對DSP程序地址總線和數(shù)據(jù)地址總線的特點,對編碼技術(shù)進(jìn)行改進(jìn)。針對程序地址總線,提出了改進(jìn)型T0編碼技術(shù)和新型程序總線編碼技術(shù)來降低動態(tài)功耗;針對數(shù)據(jù)地址總線提出了新型翻轉(zhuǎn)編碼技術(shù)降低動態(tài)功耗。這些編碼技術(shù)有效降低了總線信號的翻轉(zhuǎn)頻率,程序地址產(chǎn)生器的功耗降低了76.4%和73.2%,數(shù)據(jù)地址產(chǎn)生器的功耗降低了45.88%,從而降低了系統(tǒng)的功耗。
【圖文】：

芯片溫度上升到一定程度時，電路將無法正常工作。這將直接影響到復(fù)雜系統(tǒng)的性能并進(jìn)而損害整個系統(tǒng)的可靠性。圖2.1 單位面積上的集成晶體管的數(shù)量與特征尺寸關(guān)系微處理器飛速提高的集成密度，時鐘頻率及計算能力不可避免的導(dǎo)致了功耗的增加。如圖 2.1 所示，隨著特征尺寸的降低，單位面積上的集成晶體管的數(shù)量級線形增加。微處理器功耗的這一發(fā)展趨勢顯示，在過去的這些年里，功耗隨著面積頻率（area-frequency）呈線性增長。高功耗導(dǎo)致了高的工作溫度，高的工作溫度使各種輕微物理缺陷所造成的故障顯現(xiàn)出來，如橋接故障，高的工作溫度使連線電阻變大，使線延時增加，時延故障變得嚴(yán)重起來。同時溫度的提高，使漏電流增加，降低工作電壓，使門延時增加，同樣使時延故障變得嚴(yán)重起來。假定沒有足夠的降溫措施

組成部分；其次是短路功耗，漏電流功耗一般較小，如圖電路中漏電流功耗急劇增加，成為 IC 功耗的主要來源之m 以上工藝的電路中可忽略。實際 IC 電路中，，功耗主要路上的各個功能單元，其次是片內(nèi)存儲器陣列，其他部 部分則相對較小。下面是芯片功耗的表達(dá)式。212DD SW sc DD SW leakP = i C iV i f i N + Q iV i f i N +I iVDD2-1）中P為芯片總功耗，C為節(jié)點電容，VDD為電源電壓為單一時鐘周期狀態(tài)改變的節(jié)點總數(shù)，Qsc為單一時鐘周的傳輸電荷量，Ileak為漏電流。總功耗由三項組成，其中電路邏輯翻轉(zhuǎn)時，內(nèi)部節(jié)點電容的充放電功耗；第二項程中N管邏輯和P管邏輯同時導(dǎo)通引起的電源和地的短路，主要是PN結(jié)反偏漏電流和亞閾值范圍源漏之間的漏電成分別分析。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號】：TP332

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 閆建強;基于DM642和圖像分析的林火煙霧檢測系統(tǒng)研究[D];杭州電子科技大學(xué);2011年

2 劉義;手持式數(shù)字示波器軟件低功耗與USB接口設(shè)計[D];電子科技大學(xué);2011年

本文編號：2695019