【摘要】： 隨著流應(yīng)用的逐漸普及和VLSI技術(shù)的不斷發(fā)展,傳統(tǒng)高性能處理器體系結(jié)構(gòu)的開發(fā)面臨很多挑戰(zhàn)。流體系結(jié)構(gòu)是近年來出現(xiàn)的一種面向流應(yīng)用的高性能處理器體系結(jié)構(gòu)。流體系結(jié)構(gòu)能充分開發(fā)流應(yīng)用中數(shù)據(jù)的并行性和局部性,實現(xiàn)對流應(yīng)用的高性能支持。 流體系結(jié)構(gòu)普遍采用由軟件管理的流存儲系統(tǒng)。流存儲系統(tǒng)在面向流應(yīng)用時顯現(xiàn)出比傳統(tǒng)存儲系統(tǒng)更多的優(yōu)勢,但國際上對流存儲系統(tǒng)的研究并不深入。如何深入分析流應(yīng)用的存儲訪問特點、結(jié)合傳統(tǒng)存儲系統(tǒng)的研究成果,研究出高效支持流應(yīng)用的存儲訪問機制,是流體系結(jié)構(gòu)研究中的一個重要方向。因此本文以流體系結(jié)構(gòu)中的流存儲系統(tǒng)為目標展開了一系列的研究。 本文深入地分析了國內(nèi)外新型體系結(jié)構(gòu)中存儲系統(tǒng)的研究和實現(xiàn)現(xiàn)狀,提出了一種流存儲系統(tǒng)的設(shè)計思想在FT64處理器中進行了設(shè)計實現(xiàn),并根據(jù)流應(yīng)用的存儲訪問特點,以FT64處理器的結(jié)構(gòu)為基礎(chǔ),有針對性地研究了流存儲系統(tǒng)的性能優(yōu)化技術(shù)。 本文的工作與創(chuàng)新點主要體現(xiàn)在以下幾個方面: 1.分析了國內(nèi)外新型處理器體系結(jié)構(gòu)中存儲系統(tǒng)的研究現(xiàn)狀,重點研究了硬件管理的傳統(tǒng)Cache存儲系統(tǒng)和軟件管理的流存儲系統(tǒng)的結(jié)構(gòu)和訪問特點,比較了它們在帶寬需求、延時隱藏、能量效率和軟件復雜性等方面的不同。 2.面向典型目標應(yīng)用的訪存特性,提出了一種流存儲系統(tǒng)的設(shè)計思想,并在FT64處理器中進行了實現(xiàn)。FT64處理器存儲系統(tǒng)包含三級存儲層次,采用存儲帶寬匹配的設(shè)計來提高計算性能、降低訪存帶寬需求,并直接支持跨步、位反和索引三種訪存地址生成模式。 3.針對流應(yīng)用中的數(shù)據(jù)重用情況,提出了一種面向流數(shù)據(jù)重用的SDR-Cache結(jié)構(gòu)并采用FMB直寫和生存期預測技術(shù)進行性能優(yōu)化。SDR-Cache通過編譯指導能捕獲原先只能通過訪存來實現(xiàn)的流級數(shù)據(jù)ITR和IPCL重用,FMB直寫技術(shù)能避免SDR-Cache中填入將被完全修改的Cacheline,生存期預測技術(shù)使SDR-Cache中不再使用的數(shù)據(jù)可以直接作廢而不必寫回主存,這些技術(shù)使多數(shù)流應(yīng)用程序中的訪存時間明顯減少。 4.針對高速芯片設(shè)計中大容量片上存儲體只能半頻訪問的現(xiàn)狀,提出了一種存儲體虛擬全頻訪問技術(shù)。這項技術(shù)將單個存儲體分成多個由不同相位時鐘控制的bank,多個bank以低位地址交叉方式存放訪問數(shù)據(jù)。在FT64處理器中的應(yīng)用表明,這項技術(shù)能使SRF存儲體在多數(shù)情況下實現(xiàn)全頻流水訪問,有效提高了實際工作帶寬。 5.為了提高主存數(shù)據(jù)總線的有效周期利用率,提出了一種面向流應(yīng)用的存儲調(diào)度機制。這種機制針對流數(shù)據(jù)的組織特點,在讀寫數(shù)據(jù)通路上分別使用一個支持流數(shù)據(jù)存儲模式的二維數(shù)據(jù)緩沖,使一部分流數(shù)據(jù)訪存請求可以進入緩沖并和其后的其他請求進行合并以最大限度地利用主存帶寬。 6.在對流應(yīng)用訪存特性進行分析的基礎(chǔ)上,提出了一種基于流地址分析的DRAM頁策略。該策略通過統(tǒng)計等待訪存的請求的地址分布情況和分析流數(shù)據(jù)訪存地址變化的規(guī)律,預測每個DRAM體未來的訪問情況,并據(jù)此選擇合適的時機對DRAM體進行precharge操作來加快訪問速度。 實驗結(jié)果表明,根據(jù)本文提出的設(shè)計思想和實現(xiàn)方法設(shè)計的流存儲系統(tǒng)以及在此基礎(chǔ)上提出的優(yōu)化方法能有效地降低數(shù)據(jù)訪存時間,顯著地改善系統(tǒng)性能。本文的研究成果為進一步提高流體系結(jié)構(gòu)存儲系統(tǒng)的性能提供了理論依據(jù)和實踐基礎(chǔ)。
【圖文】：

國防科學技術(shù)大學研究生院博士學位論文 (a)FT64芯片設(shè)計版圖.(b)FT64芯片外觀圖.(c)FT64并行系統(tǒng)的基本模塊圖 3.14FT64處理器芯片及系統(tǒng)FT64處理器的核心時鐘頻率為500MHz，計算簇一共有4個，每個計算簇可同時支持4個64位的浮點乘加操作和1個64位的浮點除法操作，雙精度峰值性能為16GFLOPS。主機接口的工作頻率為30OMHz，數(shù)據(jù)位寬32位，上下沿采樣，帶寬為2.4GB/S�；ミB網(wǎng)絡(luò)控制器負責多片F(xiàn)T64芯片的互連，，可支持X和Y兩個方向的互連，工作頻率為300MHz

(a)FT64芯片設(shè)計版圖.(b)FT64芯片外觀圖.(c)FT64并行系統(tǒng)的基本模塊圖3.14FT64處理器芯片及系統(tǒng)FT64處理器的核心時鐘頻率為500MHz，計算簇一共有4個，每個計算簇可同時支持4個64位的浮點乘加操作和1個64位的浮點除法操作，雙精度峰值性能為16GFLOPS。主機接口的工作頻率為30OMHz，數(shù)據(jù)位寬32位，上下沿采樣，帶寬為2.4GB/S�；ミB網(wǎng)絡(luò)控制器負責多片F(xiàn)T64芯片的互連，可支持X和Y兩個方向的互連，工作頻率為300MHz，帶寬為2.4GB/S。DRAM芯片接口的工作頻率為ZOOMHz，數(shù)據(jù)位寬64位，上下沿采樣，帶寬為3.2GB/S。3.3.2FT64處理器性能比較Itaniuln[v6〕2處理器是面向科學計算的高性能64位處理器，F(xiàn)T64處理器作為目前出現(xiàn)的第一個64位流處理器，它的研制目的是對具有流應(yīng)用特點的某些科學計算典型算法進行性能加速，因此本文將FT64處理器的性能和ftantumZ的性能
【學位授予單位】：國防科學技術(shù)大學
【學位級別】：博士
【學位授予年份】：2007
【分類號】：TP333

【參考文獻】

相關(guān)期刊論文 前2條

1 馬馳遠;陳海燕;齊樹波;陳書明;肖嶸;;面向流應(yīng)用的流寄存器文件[J];計算機工程;2008年18期

2 馬馳遠;陳書明;邢座程;郝躍;;支持流數(shù)據(jù)傳輸?shù)幕ミB網(wǎng)絡(luò)控制器研究與實現(xiàn)[J];計算機工程與科學;2008年09期

本文編號：2690387