【摘要】：SRAM又稱為靜態(tài)隨機(jī)存儲(chǔ)器，因其具有高速、低功耗、高存儲(chǔ)密度的特點(diǎn)，經(jīng)常被應(yīng)用于高性能微處理器的緩存部件。近年來隨著集成電路工藝特征尺寸的減小和工作電壓的降低，SRAM的工作速度和存儲(chǔ)密度得到了很大的提高，但是，芯片物理實(shí)現(xiàn)以后高速電路工作的功能正確性和信號(hào)穩(wěn)定性需要經(jīng)過更加充分的驗(yàn)證。這是工藝特征尺寸發(fā)展到每個(gè)新階段后必然要面對(duì)的課題。工作電壓的降低，使得SRAM芯片內(nèi)傳輸?shù)男盘?hào)相對(duì)要“弱”了很多，因此投片后整個(gè)芯片的功能驗(yàn)證沿襲傳統(tǒng)的驗(yàn)證方法可能達(dá)不到預(yù)期的驗(yàn)證目的。本課題針對(duì)這一問題，提出一種基于嵌入邏輯的功能驗(yàn)證方法，并將其應(yīng)用于65nm工藝下設(shè)計(jì)實(shí)現(xiàn)的一款帶驗(yàn)證功能的高性能同步單端口SRAM芯片中。本文通過對(duì)高速SRAM的分析設(shè)計(jì)和對(duì)驗(yàn)證方法的分析研究，來探索高工藝水平下集成電路設(shè)計(jì)的特點(diǎn)，以期能夠更合理的優(yōu)化電路設(shè)計(jì)，提升芯片設(shè)計(jì)的性能，增加功能驗(yàn)證的可靠性，降低功能驗(yàn)證的代價(jià)。 本文的主要工作和創(chuàng)新點(diǎn)包括以下三點(diǎn)： 一、全定制設(shè)計(jì)實(shí)現(xiàn)了一款高性能的同步單端口SRAM芯片。在65nm工藝下為保持SRAM工作的穩(wěn)定性，對(duì)其關(guān)鍵模塊的晶體管尺寸進(jìn)行了精心設(shè)計(jì)；為了使整體SRAM達(dá)到較高的工作速度，對(duì)部分關(guān)鍵電路進(jìn)行多種結(jié)構(gòu)的實(shí)驗(yàn)，通過分析比較，利用各電路的優(yōu)點(diǎn)，結(jié)合本設(shè)計(jì)的需求，優(yōu)化設(shè)計(jì)了動(dòng)態(tài)與靜態(tài)相結(jié)合的混合型譯碼電路與鎖存型靈敏放大器電路。 二、針對(duì)常用的功能驗(yàn)證方法中，芯片內(nèi)部節(jié)點(diǎn)引出的觀測(cè)點(diǎn)難于控制和觀察的特點(diǎn)，充分利用SRAM各模塊工作的緊密銜接性，提出了一種基于模塊組合的驗(yàn)證方法，為投片后能夠可靠且低代價(jià)的進(jìn)行芯片的功能驗(yàn)證提供了一種切實(shí)可行的方法，同時(shí)在電路中加入冗余列，便于將可能出現(xiàn)的錯(cuò)誤進(jìn)行快速的定位。 三、完成帶驗(yàn)證功能的SRAM的整體設(shè)計(jì)和版圖的拼接，并進(jìn)行了合理的電源地網(wǎng)絡(luò)設(shè)計(jì)，最終版圖面積為0.1078mm~2，將IR Drop控制在3%，版圖后模擬結(jié)果顯示：在典型情況下，SRAM的讀操作的最大延時(shí)為526ps左右，寫操作的最大延時(shí)為516ps左右，驗(yàn)證功能的邏輯正確，能夠很好的實(shí)現(xiàn)芯片的功能驗(yàn)證需求，實(shí)現(xiàn)驗(yàn)證目的。
【圖文】：

個(gè)直接進(jìn)入 SRAM 內(nèi)部作為內(nèi)部動(dòng)態(tài)邏輯工作的時(shí)鐘信號(hào) clk。因此外，還有 270 個(gè)輸入輸出信號(hào)，因此需要 270 個(gè)輸入輸出寄存器。表 2.1 輸入輸出端口說明端口 輸入/輸出 信號(hào)說明Clk_in 輸入 時(shí)鐘輸入信號(hào)Rw_index[0:8] 輸入 讀寫地址信號(hào)wr_flopped 輸入 寫使能信號(hào)rd_flopped 輸入 讀使能信號(hào)rd_tte_tag[0:127] 輸出 讀出信號(hào)Ultra_en[0:3] 輸入 產(chǎn)生替代字線的使能信號(hào)Rd_verify_r_data 輸出 冗余列的讀出信號(hào)tte_tag_flopped[0：127] 輸入 需要被寫入的數(shù)據(jù)設(shè)計(jì)中所有的輸入輸出寄存器都采用同一種結(jié)構(gòu)，這樣可以降低設(shè)節(jié)約設(shè)計(jì)時(shí)間，，也便于實(shí)現(xiàn)控制。在選擇寄存器時(shí)，要盡量使得建量的短，同時(shí)也要考慮其實(shí)際驅(qū)動(dòng)能力。經(jīng)過甄選，本設(shè)計(jì)采用圖 作為輸入輸出寄存器。

#q 的值為 0，對(duì)存儲(chǔ)單元首BL 和#BL 預(yù)充電為高，然后字線1 管關(guān)斷，M3 管導(dǎo)通。位線#BL管 M6 和 M3 逐漸放電，電壓逐兩條位線上產(chǎn)生電壓差以后，靈，從而快速的得到讀出結(jié)果為“時(shí)候，經(jīng)過靈敏放大器讀操作以后計(jì)中，晶體管尺寸的設(shè)計(jì)非常關(guān)鍵電源到地的通路，相當(dāng)于兩個(gè)串得的電壓過大，超過了 M1 的閾，這使得在讀的過程中破壞了存”。在讀破壞的同時(shí)，也增加了電
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP333

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 楊清寶;嵌入式SRAM的高速、低功耗設(shè)計(jì)及優(yōu)化[D];西安電子科技大學(xué);2007年

2 劉婷;靜態(tài)隨機(jī)存取存儲(chǔ)器IP核全定制設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2006年

本文編號(hào)：2689850