【摘要】： 隨著工業(yè)的快速發(fā)展,人們對多處理器性能的要求越來越高。但由于生產(chǎn)技術的限制,傳統(tǒng)通過提升工作頻率來提升處理器性能的作法目前面臨嚴重的阻礙。高頻CPU的耗電量和發(fā)熱量越來越大,給整機散熱帶來十分嚴峻的考驗。引入多處理器技術是提高處理器性能的最有效的方法。 多處理器系統(tǒng)中的關鍵問題是多處理器間通信和共享資源問題。本文提出了五種解決NiosII軟核多處理器間通信和資源共享的方案。對每種方案進行研究,并在Altera的CycloneII開發(fā)板上進行驗證測試,結果表明多處理器間的通信得到了和很好的解決。并得出了各種方案的比較結果,提出了各種方案的應用領域和性能優(yōu)勢。 根據(jù)各種方案的比較結果,由于互斥硬核方案適合多處理器間的大量數(shù)據(jù)交換,所以選擇了互斥硬核方案設計了基于NiosII多處理器的數(shù)據(jù)采集系統(tǒng)。三個NiosII軟核負責不同的數(shù)據(jù)采集任務,并行工作,從而大大提高了數(shù)據(jù)采集的速度。給出了外圍電路設計和GPRS終端模塊設計。把GPRS網(wǎng)絡應用到數(shù)據(jù)采集中,采用嵌入式GPRS模塊的撥號方法,從系統(tǒng)的配置和AT指令的實現(xiàn)進行了較詳細的探討。實現(xiàn)了GPRS模塊的撥號程序設計。研究了國際點對點(PPP)協(xié)議,揭示了建立PPP連接的實質(zhì),分析了系統(tǒng)組成部分的功能和系統(tǒng)的通信方案的選擇,給出了撥號程序流程圖和具體程序,完成了GPRS網(wǎng)絡的設置和數(shù)據(jù)的傳輸。 FPGA的功能強大、開發(fā)過程投資少、周期短、可反復編程修改;NiosII具有高性能、低成本、可配置、易使用等優(yōu)點。NiosII多核處理器在FPGA中易于實現(xiàn),并且多核之間的通信可選方案較多,適應范圍廣。相信會在越來越多的系統(tǒng)中采用。
【圖文】：

基于表的選型原則并結合系統(tǒng)的實際需要以及許可的開發(fā)條件，系統(tǒng)采用了Altera公司的芯片：開發(fā)套件CycloneII Edition和niosII_cycloneII_2c35開發(fā)板。開發(fā)板見圖4-2。圖4-2 開發(fā)板圖Fig.4-2 Development board核心板硬件配置采用6層板工業(yè)標準精心設計：CycloneII核心FPGA： EP2C35；

4.5 硬件實現(xiàn)按如下步驟連接共享資源：第一步：使用連接矩陣，將 SDRAM 連接到每個處理器的指令和數(shù)據(jù)主端口。允許 3 個處理器訪問 SDRAM。第二步：將 ext_ram_bus 蓮接到每個處理器的指令和數(shù)據(jù)主端口。允許 3個處理器訪問外部 RAM 和 Flash。第三步：將 message_buffer_ram 連接到每個處理器數(shù)據(jù)主端口。允許 3 個處理器訪問該存儲器。第四步：去除在 message_buffer_ram 和 cpul 指令主端口之間的缺省連接。第五步：選擇 System→Auto-Assign Base Addresses，為每個外設分配一個唯一的基地址。完成以上操作后，系統(tǒng)配置如圖 4-5 所示。3 個處理器的數(shù)據(jù)主端口與共享存儲器的同一從端口連接。因為 cpu1、cpu2 和 cpu3 在物理上能夠同時將數(shù)據(jù)寫到共享存儲器中，軟件必須仔細設計以保證存儲在共享存儲器上數(shù)據(jù)的完整性。
【學位授予單位】：哈爾濱理工大學
【學位級別】：碩士
【學位授予年份】：2008
【分類號】：TP332

【引證文獻】

相關碩士學位論文 前1條

1 任曉琨;基于NIOSⅡ的便攜式超聲波流量計測控模塊設計[D];電子科技大學;2011年

，

本文編號：2687700