雷達(dá)信號處理機(jī)采集存儲卡設(shè)計(jì)
發(fā)布時(shí)間:2020-05-29 12:28
【摘要】: 隨著雷達(dá)成像技術(shù)逐漸成熟,圖像分辨率和數(shù)據(jù)采樣率都大為提高,需要實(shí)時(shí)保存海量的數(shù)據(jù),對采集存儲系統(tǒng)提出了較高的要求。該系統(tǒng)以高性能ADC芯片為基礎(chǔ)、以固態(tài)存儲芯片F(xiàn)LASH為存儲介質(zhì)、以FPGA(現(xiàn)場可編程門陣列)為控制核心成功實(shí)現(xiàn)了高速采集、實(shí)時(shí)大容量存儲。采集卡與信號處理卡之間采用高速鏈路口,板卡與主機(jī)之間采用靈活的USB接口來實(shí)現(xiàn)命令、數(shù)據(jù)的傳輸。為了減輕鏈路口的負(fù)擔(dān)和更好的實(shí)現(xiàn)實(shí)時(shí)成像,利用FPGA豐富的內(nèi)核資源實(shí)現(xiàn)了數(shù)字下變頻、脈沖壓縮等信號預(yù)處理。本文首先介紹了雷達(dá)成像信號處理機(jī)的結(jié)構(gòu),討論了從主要芯片的選型、板卡設(shè)計(jì)注意事項(xiàng)到相應(yīng)程序設(shè)計(jì)的實(shí)現(xiàn),接著對采集存儲系統(tǒng)和基于FPGA信號處理的發(fā)展新技術(shù)做了簡要介紹,最后進(jìn)行了簡單的工作總結(jié)。
【圖文】:
圖 3.4 AD 模擬輸入原理圖圖中,單端信號從 SSMA 接口輸入,經(jīng)過 AD8370 變?yōu)椴罘中盘枺˙VIN+VIN-)后作為 AD 芯片的模擬輸入。. 時(shí)鐘信號AD9254 有一個(gè)可變的時(shí)鐘輸入結(jié)構(gòu),時(shí)鐘輸入可以是 CMOS、LVDS、LVPE者正弦信號。為了得到優(yōu)異的性能,,AD9254 采樣時(shí)鐘輸入采用差分信號驅(qū)動(dòng)管信號的哪種使用類型,時(shí)鐘源的抖動(dòng)都是最關(guān)心的。首選的辦法是通過射頻(RF)變壓器將單端的時(shí)鐘信號轉(zhuǎn)換成差動(dòng)信號供D9254 產(chǎn)生一個(gè)低抖動(dòng)的時(shí)鐘源,變壓器次級有兩只反向連接的肖特基二極管時(shí)鐘信號幅度限制在 0.8Vp-p 左右,防止過大電壓擺幅的時(shí)鐘信號通過反饋產(chǎn)聲;另一種選擇是差分 PECL 信號,可以使用 AD951*系列,它提供了優(yōu)秀的性能;第三種選擇是交流差分 LVDS 信號。系統(tǒng)采用時(shí)鐘分配器 AD9510[24]作為時(shí)鐘芯片,將單端時(shí)鐘轉(zhuǎn)換為差分時(shí)鐘作為 AD 的時(shí)鐘輸入信號,原理圖如圖 3.5 所示。
圖 3.4 AD 模擬輸入原理圖圖中,單端信號從 SSMA 接口輸入,經(jīng)過 AD8370 變?yōu)椴罘中盘枺˙VIN+和BVIN-)后作為 AD 芯片的模擬輸入。2. 時(shí)鐘信號AD9254 有一個(gè)可變的時(shí)鐘輸入結(jié)構(gòu),時(shí)鐘輸入可以是 CMOS、LVDS、LVPECL或者正弦信號。為了得到優(yōu)異的性能,AD9254 采樣時(shí)鐘輸入采用差分信號驅(qū)動(dòng)。不管信號的哪種使用類型,時(shí)鐘源的抖動(dòng)都是最關(guān)心的。首選的辦法是通過射頻(RF)變壓器將單端的時(shí)鐘信號轉(zhuǎn)換成差動(dòng)信號供給AD9254 產(chǎn)生一個(gè)低抖動(dòng)的時(shí)鐘源,變壓器次級有兩只反向連接的肖特基二極管,使時(shí)鐘信號幅度限制在 0.8Vp-p 左右,防止過大電壓擺幅的時(shí)鐘信號通過反饋產(chǎn)生噪聲;另一種選擇是差分 PECL 信號,可以使用 AD951*系列,它提供了優(yōu)秀的抖動(dòng)性能;第三種選擇是交流差分 LVDS 信號。系統(tǒng)采用時(shí)鐘分配器 AD9510[24]作為時(shí)鐘芯片,將單端時(shí)鐘轉(zhuǎn)換為差分時(shí)鐘之后作為 AD 的時(shí)鐘輸入信號,原理圖如圖 3.5 所示。
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2009
【分類號】:TN957.5;TP333
本文編號:2686930
【圖文】:
圖 3.4 AD 模擬輸入原理圖圖中,單端信號從 SSMA 接口輸入,經(jīng)過 AD8370 變?yōu)椴罘中盘枺˙VIN+VIN-)后作為 AD 芯片的模擬輸入。. 時(shí)鐘信號AD9254 有一個(gè)可變的時(shí)鐘輸入結(jié)構(gòu),時(shí)鐘輸入可以是 CMOS、LVDS、LVPE者正弦信號。為了得到優(yōu)異的性能,,AD9254 采樣時(shí)鐘輸入采用差分信號驅(qū)動(dòng)管信號的哪種使用類型,時(shí)鐘源的抖動(dòng)都是最關(guān)心的。首選的辦法是通過射頻(RF)變壓器將單端的時(shí)鐘信號轉(zhuǎn)換成差動(dòng)信號供D9254 產(chǎn)生一個(gè)低抖動(dòng)的時(shí)鐘源,變壓器次級有兩只反向連接的肖特基二極管時(shí)鐘信號幅度限制在 0.8Vp-p 左右,防止過大電壓擺幅的時(shí)鐘信號通過反饋產(chǎn)聲;另一種選擇是差分 PECL 信號,可以使用 AD951*系列,它提供了優(yōu)秀的性能;第三種選擇是交流差分 LVDS 信號。系統(tǒng)采用時(shí)鐘分配器 AD9510[24]作為時(shí)鐘芯片,將單端時(shí)鐘轉(zhuǎn)換為差分時(shí)鐘作為 AD 的時(shí)鐘輸入信號,原理圖如圖 3.5 所示。
圖 3.4 AD 模擬輸入原理圖圖中,單端信號從 SSMA 接口輸入,經(jīng)過 AD8370 變?yōu)椴罘中盘枺˙VIN+和BVIN-)后作為 AD 芯片的模擬輸入。2. 時(shí)鐘信號AD9254 有一個(gè)可變的時(shí)鐘輸入結(jié)構(gòu),時(shí)鐘輸入可以是 CMOS、LVDS、LVPECL或者正弦信號。為了得到優(yōu)異的性能,AD9254 采樣時(shí)鐘輸入采用差分信號驅(qū)動(dòng)。不管信號的哪種使用類型,時(shí)鐘源的抖動(dòng)都是最關(guān)心的。首選的辦法是通過射頻(RF)變壓器將單端的時(shí)鐘信號轉(zhuǎn)換成差動(dòng)信號供給AD9254 產(chǎn)生一個(gè)低抖動(dòng)的時(shí)鐘源,變壓器次級有兩只反向連接的肖特基二極管,使時(shí)鐘信號幅度限制在 0.8Vp-p 左右,防止過大電壓擺幅的時(shí)鐘信號通過反饋產(chǎn)生噪聲;另一種選擇是差分 PECL 信號,可以使用 AD951*系列,它提供了優(yōu)秀的抖動(dòng)性能;第三種選擇是交流差分 LVDS 信號。系統(tǒng)采用時(shí)鐘分配器 AD9510[24]作為時(shí)鐘芯片,將單端時(shí)鐘轉(zhuǎn)換為差分時(shí)鐘之后作為 AD 的時(shí)鐘輸入信號,原理圖如圖 3.5 所示。
【學(xué)位授予單位】:西安電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2009
【分類號】:TN957.5;TP333
【引證文獻(xiàn)】
相關(guān)碩士學(xué)位論文 前2條
1 呂向楠;高速采集存儲板卡設(shè)計(jì)[D];西安電子科技大學(xué);2012年
2 姜礦輝;基于SOPC的紅光高清光盤數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2012年
本文編號:2686930
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2686930.html
最近更新
教材專著