【摘要】：空間環(huán)境中存在著數(shù)量龐大的輻射粒子,這些粒子轟擊到空間應用的集成電路系統(tǒng)上時,會使電路發(fā)生單粒子翻轉(zhuǎn)、單粒子閂鎖、單粒子燒毀等諸多輻射效應。這些單粒子輻射效應將導致系統(tǒng)偏離正常功能,甚至整個芯片系統(tǒng)的失效。作為儲存大量數(shù)據(jù)的載體和電子系統(tǒng)不可缺少的一部分,存儲電路在輻射環(huán)境中的單粒子翻轉(zhuǎn)錯誤已成為危害芯片系統(tǒng)穩(wěn)定性的重要因素,歐空局就曾經(jīng)報道過單粒子翻轉(zhuǎn)軟錯誤所引發(fā)的衛(wèi)星墜落事件,可見對存儲電路進行抗單粒子翻轉(zhuǎn)加固設計研究是十分必要的。設計加固(Radiation Hardened by Design,RHBD)因其可以兼容現(xiàn)有標準商用CMOS工藝、節(jié)約制造芯片所需的成本,在抗輻射加固領域得到了設計人員的廣泛應用。本文采用RHBD方法對存儲電路中的SRAM存儲單元,鎖存器和D觸發(fā)器進行了加固設計研究,內(nèi)容主要包括以下幾個方面:(1)SRAM存儲單元抗單粒子多節(jié)點翻轉(zhuǎn)加固設計研究。作為占據(jù)芯片面積較大的內(nèi)部存儲模塊,靜態(tài)隨機存取存儲器在輻射環(huán)境中的抗單粒子翻轉(zhuǎn)性能直接關系到整個電路系統(tǒng)的可靠性。本文首先基于設計冗余加固技術在電路級提出了一種抗輻射加固12管SRAM存儲單元結(jié)構(gòu);之后,根據(jù)該電路的構(gòu)造特點,針對特定的存儲節(jié)點,在版圖級進行了進一步的加固設計。結(jié)果表明,在電路級加固和版圖級加固的聯(lián)合作用下,輻射粒子無論以垂直入射,還是角度入射的形式轟擊本文所提出的SRAM存儲單元,它都能夠完全抵抗由電荷收集及電荷共享所引起的單粒子多節(jié)點翻轉(zhuǎn)。(2)鎖存器抗單粒子翻轉(zhuǎn)加固設計研究。作為時序電路的最小存儲單元,鎖存器電路在輻射環(huán)境下的抗單粒子翻轉(zhuǎn)性能將直接關系到系統(tǒng)處理數(shù)據(jù)的正確性。本文利用設計冗余加固技術,通過合理的結(jié)構(gòu)設計,提出了一種低功耗抗單粒子翻轉(zhuǎn)加固鎖存器電路結(jié)構(gòu),并且通過對內(nèi)部部分電路在高電平時鐘周期和低電平時鐘周期的復用設計,實現(xiàn)了在數(shù)據(jù)傳輸階段濾除輸入單粒子瞬態(tài)脈沖以及在保持階段避免輸出節(jié)點因內(nèi)部節(jié)點發(fā)生單粒子翻轉(zhuǎn)效應而進入高阻狀態(tài)的設計目的。結(jié)果表明,與具有相同容錯能力的抗單粒子翻轉(zhuǎn)加固鎖存器相比,本文所提出的鎖存器具有低功耗的特點。(3)應用于流水線中的D觸發(fā)器加固設計研究。本文基于檢測糾正技術的基本原理提出了一種能夠快速監(jiān)測觸發(fā)器在保持狀態(tài)下是否發(fā)生單粒子翻轉(zhuǎn)錯誤的預充型沿檢測電路,并且基于該沿檢測電路構(gòu)建了應用于流水線中的D觸發(fā)器。所構(gòu)建的觸發(fā)器不僅可以在數(shù)據(jù)保持階段檢測和糾正單粒子翻轉(zhuǎn)錯誤,還可以在數(shù)據(jù)傳輸階段監(jiān)測輸入信號是否包含單粒子瞬態(tài)錯誤和時序錯誤。仿真結(jié)果表明,與具有相同容錯能力的觸發(fā)器相比,所構(gòu)建的D觸發(fā)器有效地減小了糾正單粒子翻轉(zhuǎn)錯誤后在輸出端形成的脈沖毛刺寬度。脈沖毛刺寬度的減小意味著脈沖毛刺被下級時序電路捕獲的幾率大大降低,這意味著在輻射環(huán)境中處理相同數(shù)據(jù)總量的前提下,所提出的D觸發(fā)器降低了流水線的重寫頻次,進而減少了流水線處理數(shù)據(jù)所用的時間,降低了流水線的功耗。(4)近閾值SRAM存儲單元抗單粒子多節(jié)點翻轉(zhuǎn)加固設計研究。鑒于深空探測攜帶的能源有限、以及近年來醫(yī)療電子和移動終端對低功耗乃至超低功耗的需求,本文提出了一種工作于近閾值電壓附近、抗單粒子多節(jié)點翻轉(zhuǎn)的SRAM存儲單元結(jié)構(gòu)。具體加固方案如下:首先利用冗余加固技術和極性加固技術提出了一種具有5個存儲節(jié)點的、讀寫端口分立的、工作于近閾值電壓下的抗輻射加固SRAM存儲單元結(jié)構(gòu);之后,在版圖布局時,采用版圖級加固策略對其內(nèi)部可能發(fā)生多節(jié)點翻轉(zhuǎn)的節(jié)點對進行了隔離。在電路級加固和版圖級加固的聯(lián)合作用下,所提出的近閾值SRAM存儲單元最終具備了抗單粒子多節(jié)點翻轉(zhuǎn)的能力。仿真結(jié)果表明,所提出的近閾值SRAM存儲單元能夠抵抗單粒子多節(jié)點翻轉(zhuǎn),并且可以在近閾值電壓下穩(wěn)定地執(zhí)行讀寫操作,此外還具有較高的讀寫噪聲容限。本文采用RHBD方法對CMOS工藝下的存儲電路展開了設計研究,并給出了SRAM存儲單元、鎖存器和觸發(fā)器的抗輻射加固設計方案,這些方案在航天應用領域具有較高的實用價值。
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：博士
【學位授予年份】：2018
【分類號】：TP333

【參考文獻】

相關博士學位論文 前1條

1 郭靖;SRAM存儲器抗單粒子翻轉(zhuǎn)加固設計技術研究[D];哈爾濱工業(yè)大學;2015年

，

本文編號：2683036