【摘要】： 本文從系統(tǒng)實(shí)現(xiàn)的角度出發(fā),提出一種融合了并行計(jì)算和可重構(gòu)計(jì)算等設(shè)計(jì)思想的中低層視覺分層計(jì)算結(jié)構(gòu)的設(shè)計(jì)框架。這個(gè)分層計(jì)算結(jié)構(gòu)框架是通過對(duì)大量的中低層視覺算法進(jìn)行數(shù)據(jù)流分析的基礎(chǔ)上提出的。為分別將特征相似的算法類放在與其數(shù)據(jù)流特征相匹配的計(jì)算結(jié)構(gòu)上,本文提出了算法數(shù)據(jù)流特征的一種形式化表示以及一種可以用來對(duì)數(shù)據(jù)流進(jìn)行分析的DPMC模型。在此基礎(chǔ)上,通過對(duì)數(shù)據(jù)流特征的分析將中低層視覺算法歸為四個(gè)類別,同時(shí)提出了視覺計(jì)算層次的一種劃分:將其分為數(shù)據(jù)處理層、任務(wù)信息層以及綜合表達(dá)層等三個(gè)計(jì)算層次。 為了驗(yàn)證所提出的設(shè)計(jì)框架以及對(duì)視覺計(jì)算層次的劃分,本文以視覺導(dǎo)航為應(yīng)用背景設(shè)計(jì)了一種能支持分層計(jì)算的可重構(gòu)并行體系結(jié)構(gòu)來實(shí)現(xiàn)上述三個(gè)層次。在提出的體系結(jié)構(gòu)中,為了提高系統(tǒng)的并行數(shù)據(jù)訪問能力,給出了支持鄰域并行訪問的存儲(chǔ)結(jié)構(gòu);同時(shí),為了給處理單元之間以及處理單元與存儲(chǔ)系統(tǒng)之間提供靈活的互連環(huán)境,本文設(shè)計(jì)了一種基于FPGA互連資源的可重構(gòu)互連拓?fù)渚W(wǎng)絡(luò),并給出了具體的設(shè)計(jì)方法和設(shè)計(jì)步驟。
【圖文】：

圖 1.2 空間并行的一種實(shí)現(xiàn)方法一種非常依賴具體算法的計(jì)算結(jié)構(gòu)，稱之為專用 VLSI 陣列到 Flynn 的四種計(jì)算結(jié)構(gòu)中去，它是一種專用的并行結(jié)構(gòu)級(jí)（或集成電路級(jí)）硬件電路實(shí)現(xiàn)方式直接實(shí)現(xiàn)特定的算

（a）Xilinx 的 FPGA 芯片 （b）FPGA 芯片的內(nèi)部結(jié)構(gòu)圖 1.3 可重構(gòu)芯片 FPGA（來自于 XILINX 公司網(wǎng)站）概括地說，微處理器在空間上是固定的，因?yàn)槠淇臻g結(jié)構(gòu)不會(huì)改變，而在時(shí)間上是可的，因?yàn)槠涔δ苁枪潭ǖ�，，但是通過編程在不同的時(shí)刻可以實(shí)現(xiàn)不同的功能；而 ASIC
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2006
【分類號(hào)】：TP338.6

【引證文獻(xiàn)】

相關(guān)期刊論文 前2條

1 陳清陽;李健;安向京;賀漢根;;嵌入式車道跑偏告警系統(tǒng)設(shè)計(jì)[J];計(jì)算機(jī)仿真;2008年11期

2 陳清陽;李健;安向京;賀漢根;;基于機(jī)器視覺的車道偏離預(yù)警系統(tǒng)的實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2008年29期

本文編號(hào)：2682848