【摘要】：半導體工藝的進步使得集成電路面積更小、速度更快,然而這也同樣造成對輻射的影響變得更加敏感。更小的晶體管尺寸、更高的集成度、更低的電源電壓和更高的工作頻率,都讓工作在空間環(huán)境中的集成電路更容易受到單粒子效應的影響,尤其是處理器。單粒子翻轉效應通過引起程序中錯誤的跳轉以及改變存儲器(例如數據和程序存儲器與寄存器)中的數據影響程序的執(zhí)行,導致系統(tǒng)的錯誤。如何在有限的開銷下減少輻射效應對處理器帶來的影響,這對于高可靠性要求的空間應用來說是迫切需要解決的問題。為了確定處理器中易受單粒子翻轉影響的區(qū)域,選擇Open RISC 1200處理器搭建軟硬件平臺,在未加固情況下使用故障注入工具進行軟錯誤敏感性分析�；谲涘e誤敏感區(qū)域,比較處理器常用的軟硬件加固技術,提出“硬件檢錯,軟件糾錯”的軟硬件結合加固方法,充分利用軟硬件加固各自的優(yōu)勢。采用本文提出的加固方法,分別對處理器中易受單粒子翻轉效應影響的流水線和寄存器堆進行加固。對流水線寄存器使用雙模冗余檢錯,軟件控制流水線重啟糾錯。對比傳統(tǒng)三模冗余加固方式,抗單粒子翻轉能力近似,但面積與功耗開銷可以降低約三分之一。對寄存器堆采用改進的二維奇偶校驗編碼加固,能有效糾正多位翻轉產生的錯誤。對比傳統(tǒng)二維矩陣碼,在檢糾錯能力近似的情況下冗余位更少、碼率更高。雖然糾錯時間增加,但在較低的翻轉概率下對系統(tǒng)的影響很小。
【圖文】：

圖 3-8 流水線錯誤檢測圖 3-9 是進入異常過程。在異常處理模塊中包含一個狀態(tài)機，控制處理器進入異常，包含 6 種狀態(tài)，，默認情況下狀態(tài)（state）為 0。有信號觸發(fā)異常時，發(fā)出flushpipe 信號清空流水線，持續(xù) 5 個周期，狀態(tài)機狀態(tài)由 0 變?yōu)?1。freeze 模塊發(fā)出流水線暫停信號，暫停取指以及 PC 的增加，直到④處才開始從異常處理程序入口重新進行取值，⑤處即為取出的指令。從接收到異常信號，到取出第一條異常處理程序指令，進入異常狀態(tài)共花費 8 個時鐘周期。

圖 3-8 流水線錯誤檢測圖 3-9 是進入異常過程。在異常處理模塊中包含一個狀態(tài)機，控制處理器進入異常，包含 6 種狀態(tài)，默認情況下狀態(tài)（state）為 0。有信號觸發(fā)異常時，發(fā)出flushpipe 信號清空流水線，持續(xù) 5 個周期，狀態(tài)機狀態(tài)由 0 變?yōu)?1。freeze 模塊發(fā)出流水線暫停信號，暫停取指以及 PC 的增加，直到④處才開始從異常處理程序入口重新進行取值，⑤處即為取出的指令。從接收到異常信號，到取出第一條異常處理程序指令，進入異常狀態(tài)共花費 8 個時鐘周期。
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TP332

【參考文獻】

相關期刊論文 前3條

1 肖立伊;祝名;李家強;;一種新穎的二維糾錯碼加固存儲器設計方法[J];宇航學報;2014年02期

2 孫永節(jié);劉必慰;;基于DICE單元的抗SEU加固SRAM設計[J];國防科技大學學報;2012年04期

3 孫愷;王田苗;魏洪興;陳友東;;嵌入式CPU軟核綜述[J];計算機工程;2006年07期

相關博士學位論文 前1條

1 郭靖;SRAM存儲器抗單粒子翻轉加固設計技術研究[D];哈爾濱工業(yè)大學;2015年

相關碩士學位論文 前8條

1 李安龍;RTL級故障注入工具開發(fā)與應用[D];哈爾濱工業(yè)大學;2017年

2 郭新;基于OR1200微處理器的以太網數據傳輸系統(tǒng)設計及其FPGA實現[D];東南大學;2016年

3 馬利;空間攝像機高速濾波器的并行結構設計與實現[D];西安電子科技大學;2015年

4 徐毅;面向軟錯誤的源代碼級故障恢復技術研究[D];國防科學技術大學;2015年

5 李家強;基于正交拉丁碼的存儲器抗多位翻轉設計[D];哈爾濱工業(yè)大學;2014年

6 孟憲凱;面向航天應用軟件的源代碼級軟加固技術研究[D];國防科學技術大學;2014年

7 徐衡;基于FPGA的電路可靠性設計和測試方法研究[D];復旦大學;2013年

8 趙偉;AVS解碼幀內亮度預測IP模塊的硬件化設計[D];山東科技大學;2009年

本文編號：2679972