【摘要】： 以通信和多媒體技術為代表的應用需求的迅速發(fā)展,對傳統(tǒng)的微處理器和ASIC的性能提出了更高的要求。VLSI技術的進步促進了以FPGA為代表的可重構硬件的快速發(fā)展,尤其是具有動態(tài)部分重構能力的可重構硬件的出現,使可重構計算成為解決這類問題的重要方法。但是,限于目前可重構硬件的系統(tǒng)結構和重構技術等方面的發(fā)展現狀,可重構計算的實用化還存在諸多挑戰(zhàn)性問題。針對微處理器和可重構硬件構成的動態(tài)重構系統(tǒng),本文重點研究了系統(tǒng)的重構方式、可重構資源管理、硬件任務的調度與布局以及軟硬件劃分等問題,并給出了相應的解決方案和實驗分析,為進一步研究可重構計算及其實用化打下了良好的基礎。本文的主要研究內容包括: 在分析FPGA配置結構和動態(tài)模塊對應的部分位流結構的基礎上,實現了一種動態(tài)模塊的重定位方法�；谀K的部分重構是降低系統(tǒng)重構開銷的一種有效方法,但由于部分位流是在FPGA的某位置上預綜合得到的,配置到FPGA上并啟動該電路模塊的執(zhí)行也必須是在相同的位置,因此會導致時間上相互交叉的模塊產生沖突。利用重定位技術可以根據需要將該模塊轉移到同構資源的空閑位置上,能夠提高系統(tǒng)的執(zhí)行效率。 提出了一種基于配置頁的可重構資源管理方法,并基于Virtex II平臺FPGA實現了相應的原型系統(tǒng)。系統(tǒng)對不同的可重構資源進行分類建模,分析了配置頁尺寸的確定方法,并以配置頁為基本單位進行管理。運行時可以根據應用需求分配一段由不同數量的連續(xù)配置頁構成的邏輯區(qū)域,以及回收和合并空閑配置頁等,有效地實現了1D劃分下的可重構資源管理。 提出了可重構硬件的一種2D區(qū)域模型,并給出了該模型下可重構資源管理和硬件任務布局的算法及實驗分析�；谌蝿丈线吔绲淖畲罂臻e矩形保持算法能夠有效地管理可重構硬件上的空閑資源,便于在運行時動態(tài)分配與回收可重構資源以及使用FF和啟發(fā)式BF算法實現硬件任務的在線布局。與1D劃分相比,能夠提高可重構硬件的資源利用率,從而提高系統(tǒng)的性能。 基于可重構硬件的動態(tài)部分重構能力,采用2D區(qū)域模型進行可重構資源的分配與回收,并考慮硬件任務的重構延時和并發(fā)執(zhí)行等特性,采用遺傳算法和爬山算法實現了面向動態(tài)重構系統(tǒng)的軟硬件劃分,其中對劃分結果的評價使用了動態(tài)優(yōu)先級調度算法。軟硬件劃分能夠有效地將任務流圖表示的應用調度到系統(tǒng)中的微處理器和可重構硬件上,以充分發(fā)揮兩者各自的優(yōu)勢,達到優(yōu)化動態(tài)重構系統(tǒng)性能的目標。
【圖文】：

圖 1.1 計算需求發(fā)展曲線處理器的發(fā)展還受到散熱、功耗和制造工藝的限制，其計算速度的摩爾定律，計算效率的增長速度已經減慢并逐步達到飽和，性能一次提高都是以越來越差的能耗為代價的，微處理器的靈活性伴量消耗[2,3]。例如，流水線 RISC 處理器在 20 世紀 80 年代后期就萬個晶體管來實現，每個時鐘周期可以運行大約 0.5-0.75 條指令的 RISC 處理器需要一千萬個以上的晶體管，但是仍然不能實現每指令[1]。雖然采用更多的晶體管，可以通過并行指令執(zhí)行的方法來但相應互連延遲的增加、功耗的增加和片外存取性能的改進不足抵消了性能的增加。很多數據密集型應用，高性能和高吞吐率的唯一可行解決方案就是計。與軟件實現相比，硬件電路具有并發(fā)特性，能夠為固定不變度的并行性，并且可針對具體的算法設計專用電路，能耗比較低硬件電路具有很高的速度和效率。然而硬件設計、開發(fā)周期長，

重構硬件資源的充分利用能夠提高系統(tǒng)的性能。在系統(tǒng)運行過程中，，當把一個任務模塊映射到芯片的某個區(qū)域時，需要一些數據結構、算法來幫助確定它所映射的位置，即進行模塊布局（Placement）。圖 1.10 闡述了可重構系統(tǒng)模塊布局的一種模型。布局器的主要任務是為一個任務模塊找到它所布局到芯片的映射區(qū)域[49-51]。如果區(qū)域的使用在系統(tǒng)開始運行前就已經指定，并且運行過程中不發(fā)生變化，則這種布局方式稱為離線布局。與之對應的是在系統(tǒng)運行過程中，根據當前運行狀態(tài)對一個即將進入芯片的任務模塊的映射區(qū)域進行動態(tài)確定，則稱為在線布局。像內存分配一樣，由于多個模塊動態(tài)地進入和離開芯片，容易造成芯片有若干不連續(xù)的空閑區(qū)域，它們不承載任何與系統(tǒng)相關的邏輯功能。因此，布局器的另一個任務就是高效地管理這種不連續(xù)的空閑區(qū)域，提高可重構硬件的資源利用率。
【學位授予單位】：南開大學
【學位級別】：博士
【學位授予年份】：2007
【分類號】：TP302

【引證文獻】

相關期刊論文 前1條

1 李濤;李欣光;任賽賽;;基于FPGA的模型計算機設計與實現[J];南開大學學報(自然科學版);2012年04期

相關碩士學位論文 前4條

1 孫道讓;基于GPRS的FPGA遠程動態(tài)重構系統(tǒng)的研究[D];大連理工大學;2011年

2 薛建偉;苛刻環(huán)境下基于FPGA的可重構技術研究[D];北京化工大學;2010年

3 朱波;基于小波的單信道時頻重疊信號參數分析與實現研究[D];電子科技大學;2010年

4 王旭東;可重構CNI射頻前端的研究與實現[D];電子科技大學;2012年

本文編號：2679730