本文關(guān)鍵詞：阻變存儲(chǔ)器外圍電路的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著信息時(shí)代的發(fā)展,存儲(chǔ)技術(shù)也在飛速地進(jìn)步。為了能夠滿足大規(guī)模存儲(chǔ)系統(tǒng)的要求,密度更高、尺寸更小、運(yùn)行速度更快、可擦除次數(shù)更多的新型存儲(chǔ)器件成為業(yè)界研究熱點(diǎn)。如今,以納米交叉結(jié)構(gòu)為基礎(chǔ)的阻變存儲(chǔ)器,以其卓越的存儲(chǔ)優(yōu)勢(shì),在集成電路領(lǐng)域得到了廣泛關(guān)注。阻變存儲(chǔ)器具有高存儲(chǔ)密度、低功耗、尺寸小、與CMOS工藝兼容等特點(diǎn),是存儲(chǔ)技術(shù)未來(lái)研究的重點(diǎn)。為了實(shí)現(xiàn)阻變存儲(chǔ)器在工業(yè)上的應(yīng)用,需要仔細(xì)研究阻變器件的電學(xué)特性及外圍電路。本文的工作主要針對(duì)阻變存儲(chǔ)器的讀寫(xiě)邏輯展開(kāi),研究并實(shí)現(xiàn)其讀寫(xiě)電路,以及對(duì)阻變存儲(chǔ)器的功能進(jìn)行測(cè)試驗(yàn)證。本文首先分析當(dāng)前半導(dǎo)體存儲(chǔ)器的類型及特點(diǎn),根據(jù)它們的參數(shù)特性分析目前存儲(chǔ)技術(shù)存在的局限性,然后論述阻變單元的電學(xué)特性及阻變機(jī)理,研究基于阻變單元結(jié)構(gòu)的阻變存儲(chǔ)器存儲(chǔ)原理和讀寫(xiě)邏輯。其次,在對(duì)阻變存儲(chǔ)器的存儲(chǔ)原理與讀寫(xiě)操作過(guò)程進(jìn)行研究后,基于雙極性特性的存儲(chǔ)單元,設(shè)計(jì)了1R結(jié)構(gòu)存儲(chǔ)陣列的阻變存儲(chǔ)器整體讀寫(xiě)電路,并通過(guò)對(duì)電路的各個(gè)子模塊進(jìn)行設(shè)計(jì)與仿真,實(shí)現(xiàn)了所設(shè)計(jì)的讀寫(xiě)方案。最后,針對(duì)阻變存儲(chǔ)器及讀寫(xiě)電路,設(shè)計(jì)了能夠滿足阻變存儲(chǔ)器讀寫(xiě)功能的控制器,對(duì)整個(gè)模塊進(jìn)行了仿真測(cè)試,最后下載到FPGA開(kāi)發(fā)板上進(jìn)行硬件調(diào)試。驗(yàn)證結(jié)果顯示,阻變存儲(chǔ)器能夠正確地對(duì)數(shù)據(jù)進(jìn)行讀寫(xiě),達(dá)到了設(shè)計(jì)要求。
【關(guān)鍵詞】：阻變存儲(chǔ)器 電學(xué)特性 阻變機(jī)理 存儲(chǔ)原理 調(diào)試
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP333
【目錄】：

• 摘要9-10
• ABSTRACT10-11
• 第一章 緒論11-17
• 1.1 課題研究的背景和意義11-14
• 1.2 課題相關(guān)研究現(xiàn)狀14-15
• 1.3 論文的主要結(jié)構(gòu)與工作15-17
• 第二章 阻變存儲(chǔ)器概述17-27
• 2.1 阻變存儲(chǔ)的單元類型和測(cè)量17-19
• 2.1.1 阻變存儲(chǔ)單元類型17-19
• 2.1.2 阻變單元的測(cè)量19
• 2.2 阻變存儲(chǔ)器的存儲(chǔ)原理和特性19-23
• 2.2.1 阻變存儲(chǔ)器的基本工作原理19-21
• 2.2.2 存儲(chǔ)器件的主要參數(shù)21-23
• 2.3 阻變器件的工作機(jī)理23-26
• 2.3.1 導(dǎo)電細(xì)絲理論23-25
• 2.3.2 SCLC理論25
• 2.3.3 TCD理論25
• 2.3.4 肖特基發(fā)射理論25-26
• 2.3.5 Pool-Frenkel發(fā)射理論26
• 2.4 本章小結(jié)26-27
• 第三章 阻變存儲(chǔ)器的讀寫(xiě)邏輯及建模27-42
• 3.1 阻變存儲(chǔ)單元27-31
• 3.1.1 1R結(jié)構(gòu)存儲(chǔ)單元28-29
• 3.1.2 1D1R結(jié)構(gòu)存儲(chǔ)單元29-30
• 3.1.3 1T1R結(jié)構(gòu)存儲(chǔ)單元30-31
• 3.2 阻變存儲(chǔ)單元的Spice模型31-34
• 3.2.1 阻變器件模型實(shí)現(xiàn)機(jī)理31-32
• 3.2.2 分立器件模型32-34
• 3.2.3 Spice模型的電學(xué)特性仿真34
• 3.3 阻變存儲(chǔ)器的讀寫(xiě)邏輯34-40
• 3.3.1 阻變存儲(chǔ)器的寫(xiě)入操作35-37
• 3.3.2 阻變存儲(chǔ)器的讀出操作37-40
• 3.4 本章小結(jié)40-42
• 第四章 阻變存儲(chǔ)器的讀寫(xiě)電路設(shè)計(jì)42-58
• 4.1 阻變存儲(chǔ)器的整體布局42-44
• 4.1.1 阻變存儲(chǔ)器的整體結(jié)構(gòu)42-43
• 4.1.2 存儲(chǔ)陣列的設(shè)計(jì)43-44
• 4.2 譯碼器電路設(shè)計(jì)44-45
• 4.2.1 譯碼器電路的引入和設(shè)計(jì)44-45
• 4.2.2 微米導(dǎo)線和納米導(dǎo)線的連接45
• 4.3 寫(xiě)驅(qū)動(dòng)電路設(shè)計(jì)45-49
• 4.3.1 寫(xiě)驅(qū)動(dòng)電路46-48
• 4.3.2 寫(xiě)驅(qū)動(dòng)電路的邏輯仿真48-49
• 4.4 讀出電路設(shè)計(jì)49-52
• 4.4.1 敏感放大器49-52
• 4.5 控制電路設(shè)計(jì)52-57
• 4.5.1 控制信號(hào)模塊52-53
• 4.5.2 電平選擇電路53-57
• 4.6 本章小結(jié)57-58
• 第五章 阻變存儲(chǔ)器外圍電路的FPGA驗(yàn)證58-65
• 5.1 外圍電路的整體結(jié)構(gòu)58-60
• 5.2 外圍電路的FPGA驗(yàn)證60-64
• 5.3 本章小結(jié)64-65
• 第六章 結(jié)束語(yǔ)65-67
• 6.1 全文工作總結(jié)65-66
• 6.2 展望66-67
• 致謝67-68
• 參考文獻(xiàn)68-73
• 作者在學(xué)期間取得的學(xué)術(shù)成果73

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 江興;;世界上最小的靜態(tài)存儲(chǔ)單元問(wèn)世[J];半導(dǎo)體信息;2008年06期

2 劉廣榮;;世界最小靜態(tài)存儲(chǔ)單元問(wèn)世[J];半導(dǎo)體信息;2008年05期

3 K.ULRICH;H.FRIEDRICH;曹之江;史忠植;;采用n型硅柵工藝的1密耳~2單管存儲(chǔ)單元[J];電子計(jì)算機(jī)動(dòng)態(tài);1975年06期

4 ;結(jié)合和定義[J];電子計(jì)算機(jī)動(dòng)態(tài);1980年02期

5 戈云;;日立公司研制出世界上最小的存儲(chǔ)單元[J];世界研究與發(fā)展;1993年01期

6 朱巍巍;嚴(yán)迎建;段二朋;;抗故障攻擊的專用芯片存儲(chǔ)單元設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2011年01期

7 彭智;李國(guó)玉;馬明學(xué);;隨鉆電磁波電阻率測(cè)井儀存儲(chǔ)單元設(shè)計(jì)[J];電子世界;2012年20期

8 HORST H.BERGER ,ROBERT SCHNADT ,SIEGFRIED K WIEDMANN ,彭忠良;在一低功耗存儲(chǔ)單元中寫(xiě)電流控制與自供電[J];電子計(jì)算機(jī)動(dòng)態(tài);1974年01期

9 孫巾杰;繆向水;程曉敏;鄢俊兵;;非對(duì)稱結(jié)構(gòu)相變存儲(chǔ)單元的三維模擬與分析[J];計(jì)算機(jī)與數(shù)字工程;2011年05期

10 科兵;;雙功能存儲(chǔ)單元[J];半導(dǎo)體情報(bào);1972年01期

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前5條

1 本報(bào)記者 張玉蕾;ABB節(jié)能增效的最佳實(shí)踐[N];中國(guó)電力報(bào);2012年

2 吳宵;新型磁隨機(jī)原理型器件問(wèn)世[N];中國(guó)質(zhì)量報(bào);2007年

3 本報(bào)駐韓國(guó)記者 薛嚴(yán);以3D視角審視閃存革命[N];科技日?qǐng)?bào);2013年

4 記者 劉霞;新型光子存儲(chǔ)器或可打破網(wǎng)速瓶頸[N];科技日?qǐng)?bào);2012年

5 本報(bào)記者 馮衛(wèi)東;未來(lái)的U盤(pán)納米造[N];科技日?qǐng)?bào);2007年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 陳竹西;面向物流的新型自動(dòng)存取模式與優(yōu)化[D];東南大學(xué);2015年

2 顧明;嵌入式SRAM性能模型與優(yōu)化[D];東南大學(xué);2006年

3 劉奇斌;相變存儲(chǔ)單元熱模擬及其CMP關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）;2007年

4 劉曉杰;金屬納米晶電荷俘獲型存儲(chǔ)單元的制備及其存儲(chǔ)效應(yīng)的研究[D];南京大學(xué);2014年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 李二亮;基于Mix-IS算法的SRAM設(shè)計(jì)及良率分析[D];蘇州大學(xué);2015年

2 周月琳;基于六管存儲(chǔ)單元的高可靠性SRAM設(shè)計(jì)[D];北京工業(yè)大學(xué);2015年

3 吳楊樂(lè);65nm工藝下一種新型MBU加固SRAM的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

4 李順闖;抗輻照SRAM的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2014年

5 王光如;一種新型抗輻照SRAM的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

6 王肖強(qiáng);FPGA中嵌入式塊存儲(chǔ)器的設(shè)計(jì)[D];西安電子科技大學(xué);2015年

7 徐玉峰;基于65nm工藝新型SRAM存儲(chǔ)單元設(shè)計(jì)[D];安徽大學(xué);2016年

8 丁瑞;寬電壓SRAM存儲(chǔ)單元及存儲(chǔ)陣列研究與實(shí)現(xiàn)[D];東南大學(xué);2016年

9 楊順;阻變存儲(chǔ)器外圍電路的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

10 姜承翔;基于循環(huán)校驗(yàn)的機(jī)載SRAM型存儲(chǔ)單元單粒子翻轉(zhuǎn)加固設(shè)計(jì)研究[D];中國(guó)民航大學(xué);2015年

  本文關(guān)鍵詞：阻變存儲(chǔ)器外圍電路的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：267462