【摘要】：隨著嵌入式微處理器技術(shù)的飛速發(fā)展和便攜式電子設(shè)備的廣泛應(yīng)用,功耗問(wèn)題已成為當(dāng)前嵌入式設(shè)計(jì)的主要難題之一。內(nèi)存管理單元是實(shí)現(xiàn)虛擬存儲(chǔ)技術(shù)的主要部件,是嵌入式處理器功耗的重要組成部分。本文圍繞嵌入式內(nèi)存管理單元的低功耗技術(shù)進(jìn)行設(shè)計(jì)研究,重點(diǎn)研究設(shè)計(jì)了內(nèi)存管理單元的核心部件TLB (Translation Look-aside Buffer)的低功耗技術(shù),根據(jù)對(duì)現(xiàn)有TLB設(shè)計(jì)技術(shù)的深入研究,結(jié)合嵌入式處理器的實(shí)際應(yīng)用情況,充分利用程序的空間特性,提出了基于全綜合兩級(jí)TLB架構(gòu)的低功耗技術(shù)設(shè)計(jì),主要研究?jī)?nèi)容和創(chuàng)新點(diǎn)包括： 1．基于緩存預(yù)測(cè)的兩級(jí)TLB低功耗設(shè)計(jì)技術(shù)。該方法重點(diǎn)在兩級(jí)TLB之間增加一個(gè)低硬件成本的可配預(yù)測(cè)緩存,動(dòng)態(tài)建立jTLB訪(fǎng)問(wèn)預(yù)測(cè)序列,通過(guò)對(duì)目標(biāo)地址的高效預(yù)測(cè)實(shí)現(xiàn)jTLB表項(xiàng)的快速訪(fǎng)問(wèn)匹配,不僅有效減少jTLB表項(xiàng)查詢(xún)次數(shù)同時(shí)明顯的降低了TLB訪(fǎng)問(wèn)延時(shí),jTLB的平均訪(fǎng)問(wèn)周期僅約為原有的jTLB平均訪(fǎng)問(wèn)周期的20%,有效的實(shí)現(xiàn)了低功耗的目的；同時(shí)該方法提出的預(yù)測(cè)緩存是可配置的,可以更好的適應(yīng)不同的嵌入式應(yīng)用；并且預(yù)測(cè)緩存的硬件開(kāi)銷(xiāo)極小,面積僅增加1.81%；在滿(mǎn)足低功耗的同時(shí)不增加面積成本,為嵌入式低功耗設(shè)計(jì)提供了重要參考。 2.基于歷史訪(fǎng)問(wèn)預(yù)測(cè)的uTLB低功耗設(shè)計(jì)方法。該方法的核心思想是采用歷史訪(fǎng)問(wèn)信息寄存器HR動(dòng)態(tài)記錄和調(diào)整uTLB歷史訪(fǎng)問(wèn)信息,通過(guò)預(yù)測(cè)利用上次訪(fǎng)問(wèn)結(jié)果直接得到物理頁(yè)號(hào),有效的減少了全相聯(lián)uTLB并行比較次數(shù)；在此基礎(chǔ)上還重點(diǎn)研究了uTLB表項(xiàng)LRU替換策略,并采用門(mén)控時(shí)鐘技術(shù)對(duì)LRU回填機(jī)制進(jìn)行優(yōu)化,有效的消除了LRU更新的翻轉(zhuǎn)功耗；采用歷史訪(fǎng)問(wèn)預(yù)測(cè)訪(fǎng)問(wèn)機(jī)制的uTLB的并行比較次數(shù)節(jié)約了約38%,低功耗效果明顯。 本章提出的TLB低功耗設(shè)計(jì)技術(shù),對(duì)于嵌入式處理器內(nèi)存管理單元的提升轉(zhuǎn)換效率、降低功耗具有積極的作用,并且硬件開(kāi)銷(xiāo)小。
【圖文】：

圖1.1Inte;微處理器功耗趨勢(shì)圖耗的增加會(huì)引起的芯片運(yùn)行溫度上升，導(dǎo)致半導(dǎo)體電路運(yùn)行參數(shù)的芯片壽命，提高了對(duì)系統(tǒng)冷卻的要求，不僅增加了系統(tǒng)成本，而且限制能的進(jìn)一步提高ll]。不可避免，功耗的提高帶來(lái)了一系列的現(xiàn)實(shí)問(wèn)題首先，當(dāng)前發(fā)展迅速的便攜手持設(shè)備、移動(dòng)通信設(shè)備等，依靠電池供更嚴(yán)苛的要求。這些產(chǎn)品都依靠電池供電，但是電池技術(shù)的發(fā)展無(wú)法應(yīng)用系統(tǒng)的能耗需求，例如常用的鎳鎬(Ni一Cd)電池提供的能量密度僅tt一hrs/P。und，，而目前最流行的銼電池的能量密度也只有85認(rèn)厄tt一hrs/P20認(rèn)/att的系統(tǒng)工作10個(gè)小時(shí)需要約2.4磅重的電池，對(duì)于功率更大

浙江大學(xué)碩士學(xué)位論文第1章緒論真得出的結(jié)論l’J如圖1.2，從圖中可以看出時(shí)鐘單元功耗最高，因?yàn)闀r(shí)鐘單元有時(shí)鐘發(fā)生器、時(shí)鐘驅(qū)動(dòng)、時(shí)鐘樹(shù)和鐘控單元的時(shí)鐘負(fù)載;數(shù)據(jù)通路是僅次于時(shí)鐘單元的部分，其功耗主要來(lái)自運(yùn)算單元、總線(xiàn)和寄存器堆;除了上述兩部分，還有存儲(chǔ)單元，控制部分和輸入/輸出;存儲(chǔ)單元的功耗與容量相關(guān)，所占比例也是不可忽視的。COnr附l圖1.2微處理器的功耗來(lái)源然后采用適當(dāng)?shù)姆椒�，有針�?duì)性的從系統(tǒng)方案到物理版圖各個(gè)設(shè)計(jì)階段進(jìn)行低功耗分析。低功耗設(shè)計(jì)是一個(gè)復(fù)雜的綜合性課題，需要綜合各方面因素折中考慮。微處理器常見(jiàn)的主要硬件方面低功耗技術(shù)[s1方法如下:、動(dòng)態(tài)電壓調(diào)節(jié):該技術(shù)降低功耗的主要思路是根據(jù)芯片工作狀態(tài)改變功耗管理模式
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類(lèi)號(hào)】：TP368.1

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 周俊;林正浩;;微處理器的低功耗芯片設(shè)計(jì)技術(shù)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2007年01期

2 宋傳華,程旭;基于北大眾志-863 CPU系統(tǒng)芯片的多級(jí)TLB性能研究[J];電子學(xué)報(bào);2005年02期

3 馬芝;;低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用[J];中國(guó)集成電路;2010年07期

4 薛巨峰,謝菲,范東溟;芯片功耗的來(lái)源與量化分析[J];中國(guó)科技信息;2005年11期

5 劉坤杰;游海亮;嚴(yán)曉浪;葛海通;;面向嵌入式應(yīng)用的內(nèi)存管理單元設(shè)計(jì)[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2007年07期

6 孟建熠;黃凱;嚴(yán)曉浪;葛海通;;應(yīng)用于SoC功能驗(yàn)證的快速處理器仿真模型[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2009年03期

相關(guān)碩士學(xué)位論文 前1條

1 游海量;嵌入式處理器內(nèi)存管理單元的設(shè)計(jì)和驗(yàn)證[D];浙江大學(xué);2006年

本文編號(hào)：2673231