【摘要】： 片上多核作為當今處理器設(shè)計的主流技術(shù),依賴多線程應(yīng)用來充分發(fā)揮性能優(yōu)勢。但是傳統(tǒng)的并行編程在編程效率與正確性方面卻存在問題,嚴重制約了對多核平臺上大量計算資源的利用。事務(wù)存儲與線程級推測技術(shù)分別從顯式并行編程的同步與串行程序的并行化兩個方面入手解決傳統(tǒng)多線程編程的困難。它們均通過激進地并行執(zhí)行來充分挖掘程序中更多的并行性,并利用硬件進行動態(tài)數(shù)據(jù)依賴檢測以保證結(jié)果的正確性、簡化編程�，F(xiàn)有的研究往往僅專注于其中一種技術(shù),通過復雜的硬件結(jié)構(gòu)來獲取有限的性能提升。尤其是現(xiàn)有的線程級推測方案,大都使用了緊耦合的結(jié)構(gòu)設(shè)計與復雜的緩存機制。本文通過從這兩種技術(shù)的語義模型中抽取出共同特征,嘗試設(shè)計一種具有較好可擴放性并易于實現(xiàn)的硬件支持方案,在其上可以高效地支持推測并行與手工并行,為程序員提供豐富的語義支持以簡化并行編程的復雜度。 本文在事務(wù)存儲與線程級推測技術(shù)的統(tǒng)一硬件支持方面展開了深入系統(tǒng)的研究,主要的研究成果包括:(1)提出了支持推測并行化的可擴展事務(wù)存儲抽象硬件結(jié)構(gòu)模型LogSPoTM,并為該抽象模型提供了一個易于硬件實現(xiàn)的方案及其配套軟件環(huán)境。在這套推測系統(tǒng)上并行化程序執(zhí)行需要調(diào)整的代碼很少,達到了簡化并行編程的目的。(2)選取若干個具有不同訪存行為模式的典型應(yīng)用程序,對影響LogSPoTM實現(xiàn)方案性能的關(guān)鍵因素進行了詳細的評估,分析了一些設(shè)計選擇對LogSPoTM實現(xiàn)復雜度與性能的影響。(3)針對軟件模擬器速度緩慢給研究工作帶來的限制,本文最后基于HAsim硬件模擬框架,設(shè)計了LogSPoTM的硬件模擬環(huán)境,可以將模擬速度提高2～3個數(shù)量級。與一般的硬件原型系統(tǒng)的仿真驗證環(huán)境設(shè)計不同,這里的硬件模擬環(huán)境是一個高度可配置的研究型模擬器,具有良好的可觀測性。 在設(shè)計評測LogSPoTM結(jié)構(gòu)模型與配套支持系統(tǒng)的過程中,我們得到了一些關(guān)于如何有效利用線程級推測技術(shù)的認識。首先,為了提升推測執(zhí)行性能,我們認為更多的努力應(yīng)當投入到軟件優(yōu)化方面,而不是激進地調(diào)整硬件結(jié)構(gòu)和執(zhí)行機制。利用編譯器識別應(yīng)用的依賴特征、訪存模式與迭代粒度等特性,對代碼變換的優(yōu)化應(yīng)可以起到較好的效果。其次,線程級推測只在部分應(yīng)用程序上獲得最佳的效果,因而并不能讓自動并行完全取代手工并行,但可以作為手工并行的輔助工具來使用。
【學位授予單位】：中國科學技術(shù)大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP333

【引證文獻】

相關(guān)博士學位論文 前2條

1 王耀彬;多核平臺上支持推測并行化的事務(wù)存儲體系結(jié)構(gòu)性能優(yōu)化[D];中國科學技術(shù)大學;2010年

2 李頎;基于FPGA的片上多處理器建模方法[D];中國科學技術(shù)大學;2012年

相關(guān)碩士學位論文 前1條

1 代文博;減少推測多線程回退的片上網(wǎng)絡(luò)優(yōu)化設(shè)計與分析[D];中國科學技術(shù)大學;2011年

，

本文編號：2672873