【摘要】：數(shù)字信號處理技術(shù)的飛速發(fā)展及其應(yīng)用領(lǐng)域的不斷細分，使得當(dāng)前數(shù)字信號處理器面臨著應(yīng)用算法多樣化和專門化的嚴重挑戰(zhàn)，如何方便快捷地設(shè)計出適用的數(shù)字信號處理器成為當(dāng)前數(shù)字信號處理系統(tǒng)設(shè)計的核心問題之一。 本文作者承擔(dān)了浙江大學(xué)16位數(shù)據(jù)線寬DSP處理器—MD16軟硬件系統(tǒng)設(shè)計項目，以此為基礎(chǔ)，本文針對處理器體系結(jié)構(gòu)設(shè)計、若干關(guān)鍵實現(xiàn)設(shè)計、核心功能部件MAC設(shè)計以及軟硬件協(xié)同仿真驗證等展開論證，力求建立一套面向中低端數(shù)字信號處理系統(tǒng)應(yīng)用的DSP處理器設(shè)計、仿真、驗證通用方法，以方便高效地設(shè)計出能夠滿足特定應(yīng)用算法需求的DSP處理器，從而加速從設(shè)計到產(chǎn)品轉(zhuǎn)化周期。 本文的主要的內(nèi)容和創(chuàng)新如下： 提出了基于局部同質(zhì)的異質(zhì)DSP體系結(jié)構(gòu)設(shè)計思想；在指令結(jié)構(gòu)上，采用等差擴展操作類型碼方法來平衡指令出現(xiàn)的概率分布和增強指令功能兩方面要求，建立操作數(shù)碼和寄存器結(jié)構(gòu)的關(guān)系模型，將寄存器結(jié)構(gòu)設(shè)計轉(zhuǎn)變?yōu)樘囟ㄓ邢抻騁F(2~[log_2~n])上的操作數(shù)編碼最優(yōu)問題，從而得出本文指令設(shè)計方案和類RISC局部同質(zhì)而總體異質(zhì)的寄存器組織形式；采用類RISC擴展LOAD／STORE結(jié)構(gòu)和二維尋址機制來進行高效的存儲器訪問，對于尋址單元設(shè)計，提出了一種基于虛擬上下邊界的任意長度循環(huán)尋址方法來解決多個不等長循環(huán)數(shù)組的連續(xù)存放問題，論證了一種不產(chǎn)生基地址的統(tǒng)一地址產(chǎn)生電路優(yōu)化方案；對于提高代碼功能密度方面，利用運算功能和存儲器訪問功能的正交性以實現(xiàn)兩方面操作的并行化，并從存儲系統(tǒng)層次保證其可行性； 根據(jù)局部同質(zhì)的異質(zhì)DSP體系結(jié)構(gòu)模型，指出MD16具體實現(xiàn)要求和流水線劃分原則，通過對比不同的劃分方法，合理安排流水線中指令的執(zhí)行動作，最終確定以降低數(shù)據(jù)、控制相關(guān)性為導(dǎo)向并滿足系統(tǒng)頻率和時序要求的MD16可擴展執(zhí)行(EX)級的類RISC四級流水結(jié)構(gòu)，使得類RISC指令、復(fù)雜DSP指令、多操作指令通過統(tǒng)一的流水線結(jié)構(gòu)安排融合在一起。 提出了一種構(gòu)建多模式算法最小并集的MAC通用結(jié)構(gòu)思想與一種劃分MAC通用結(jié)構(gòu)以適應(yīng)多流水級DSP處理器設(shè)計的通用MAC設(shè)計方法；對于BOOTH編碼和部分積產(chǎn)生，提出了直接建立被乘數(shù)與部分積的多路選擇映射關(guān)系的BOOTH編碼和部分積聯(lián)合產(chǎn)生方法；對于最優(yōu)Wallace樹型加法實現(xiàn)，提出了全加器和4-2 compressor電路實現(xiàn) Wallace樹加法所需的關(guān)鍵加法路徑級數(shù)公式以指導(dǎo)實現(xiàn)選擇；對于無偏舍入處理，，提出了在Wallace樹處理舍入問題的舍入運算前置方法；提出了以時延為導(dǎo)向的MAC各部分單元組合與流水線匹配具體方法。本文MAC設(shè)計思想和方法已經(jīng)申請發(fā)明專利。 對MD16協(xié)同驗證平臺設(shè)計進行了研究；通過基于C語言PC機子平臺、基于HDL語言虛擬機子平臺和基于FPGA的硬子平臺分別、協(xié)同仿真驗證，保證了MD16處理器的正確性和完備性。 MD16處理器已完成流片，芯片采用SMIC 0.18μm 6層CMOS工藝加工，在核心電壓1.8V情況下，其可工作在0-162MHz，此時功耗為1.1mW／MHz。
【圖文】：

對于集成了信號處理單元、接口單元、模擬單元以及專用硬件調(diào)試單元等多種結(jié)構(gòu)在一起的復(fù)雜片上系統(tǒng)(soC)設(shè)計，其設(shè)計方法與設(shè)計工具越來越受到關(guān)注[36一’】。soc系統(tǒng)不僅需要軟件和硬件的協(xié)同設(shè)計，還需要一個強大的系統(tǒng)設(shè)計平臺給予支持142]，如圖1一2所示。在圖1一2所示的一個SOC系統(tǒng)開發(fā)平臺中，需要進行體系結(jié)構(gòu)、微結(jié)構(gòu)的劃分和設(shè)計，進行功能的確定和系統(tǒng)應(yīng)用的開發(fā)，對各個設(shè)計層次和功能進行匹配和比較，最終達到一致。這一匹配、比較過程是在系統(tǒng)設(shè)計過程中分階段、分步驟的進行設(shè)計、驗證、仿真、綜合、測試的過程;因此建立一個通用的軟硬件仿真驗證的平臺非常必要。

訪問存儲單元的數(shù)據(jù)地址。故TlC54x等眾多DSP處理器將地址計算流水級安排在存儲單元訪問級之前進行，而運算級安排在兩者之后進行。RICS和DSP處理器流水結(jié)構(gòu)的不同安排可如圖3一1所示:RISCFFFetchhhTlC54xPPPer一Feot卜卜FetChhh狡與協(xié)E‘“u‘，。n圖3一1RSIC與DSP處理器流水結(jié)構(gòu)安排比較圖3一Zt匕較了典型Rlse結(jié)構(gòu)的MxPsR300o處理器I，7一，“l(fā)和DSP處理器TxTMs32oe54x流水線結(jié)構(gòu)。從圖中可以看出，兩種處理器設(shè)計對于地址計算級、存儲單元訪問級以及指令執(zhí)行級的安排各有不同。TMS32OC54x流水級結(jié)構(gòu)PF/F指令譯碼和地址計算訪問存、、，、、、龜..、、、、、執(zhí)行與儲器一、、寫回、-、‘-、龜-‘‘.龜、、、，、MIPSR3000流水級結(jié)構(gòu)ALU1DCaeheITLBDA!DTLB圖3一2MIPSR30OO與TMS32OC54x流水級結(jié)構(gòu)比較MD16與MIPSR3000和TlC54x相比有如下異同點:》與MPISR300O相比，MD16指令系統(tǒng)中所有的運算指令均為基于寄存器的操作
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2005
【分類號】：TP332

【引證文獻】

相關(guān)碩士學(xué)位論文 前4條

1 張煒;媒體數(shù)字信號處理器的結(jié)構(gòu)和應(yīng)用系統(tǒng)設(shè)計研究[D];浙江大學(xué);2006年

2 范佑;媒體數(shù)字信號處理器的增強設(shè)計及應(yīng)用研究[D];浙江大學(xué);2007年

3 馮美;控制處理芯片的指令集控制與寄存器管理技術(shù)設(shè)計研究[D];電子科技大學(xué);2007年

4 馬驥;媒體數(shù)字信號處理器IP核優(yōu)化設(shè)計研究[D];浙江大學(xué);2007年

本文編號：2671805