【摘要】： 近年來,越來越多的粗粒度可重構(gòu)處理系統(tǒng)被提出來,以應(yīng)對密集計算的需求增長。這是因為可重構(gòu)處理系統(tǒng)在ASIC與通用處理器之間找到了一個平衡,綜合了兩者性能與通用性的優(yōu)點。本文描述了一種基于循環(huán)流水計算的陣列架構(gòu)—(PLAA-Pipelined Loop Array Architecture),該陣列架構(gòu)能夠工作在基于AHB協(xié)議的總線接口上,通過與ARM處理器指令通信,達(dá)到輔助主處理器進(jìn)行大規(guī)模密集計算的目的。 本文首先介紹了PLAA的設(shè)計思想,并提出了設(shè)計模型,這種架構(gòu)直接面向循環(huán)程序本身,通過陣列流水化的運(yùn)算方式,使得陣列運(yùn)算效率得到了提高。PLAA引入了路由選擇思想,簡化了陣列單元的互連。另外PLAA設(shè)計為了一個基于AHB總線協(xié)議的硬件加速單元,具有很高的可移植性,有利于廣泛開發(fā)利用。 為了說明PLAA的可行性和優(yōu)點,本文在ARM公司的SoC Designer平臺上使用SystemC語言搭建了PLAA的仿真模型,為后續(xù)的工作建立起了一個完整的研究平臺。通過對常用算法(2D-DCT、FFT)的分析、優(yōu)化與映射,驗證了PLAA的性能,結(jié)果顯示PLAA性能由于其他同類系統(tǒng)。
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2010
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 王定;余寧梅;張玉倫;宋連國;;改進(jìn)型booth華萊士樹的低功耗、高速并行乘法器的設(shè)計[J];電子器件;2007年01期

2 ;A NEW APPROACH TO PROGRAMMABLE LOGIC ARRAY FOR SINGLE-CLOCK CMOS[J];Journal of Electronics;2006年01期

，

本文編號：2669758