【摘要】： 集成電路進入深亞微米后,時鐘的缺陷在同步設計中已變得越來越明顯,而使異步設計重新成為研究熱點。但異步電路復雜的時序描述、不成熟的設計方法和匱乏的設計工具限制了其大規(guī)模的應用。 本文以異步處理器為研究對象,通過分析異步電路的特性和現(xiàn)代處理器流水線的特點,提出并證明了異步映射的設計思路。它通過結(jié)構(gòu)替換,將同步流水線的時鐘替換成異步控制電路,從而可在同步設計的基礎上實現(xiàn)異步設計。 在此思路上,提出了基于異步映射的異步流水線設計流程,以最大限度的兼容現(xiàn)有同步設計方法和工具,并達到降低異步處理器設計難度的目的。 在此流程上,對兩個流水線結(jié)構(gòu)嘗試了異步映射工作以驗證流程的可行性;并通過一個IW結(jié)構(gòu)的超標量流水線的異步設計,說明了該設計流程下異步流水線在性能方面的一些優(yōu)勢。 此外,對異步流水線的版圖設計做了簡單討論,并分析了其在現(xiàn)有同步設計流程和工具下所需的額外工作和可能存在的問題。
【圖文】：

業(yè)論文 異元的 Muller 流水線結(jié)構(gòu)險的理論[1]，一個電路競爭的來源是由于電路中信變化上，，或者說是由于信號的變化被另一個信號所手信號（特別是請求信號）傳輸?shù)母偁幟半U，需要的傳遞不收阻隔。對此，Muller 提出了 C 單元的電路可知，輸出 Y 翻轉(zhuǎn)的條件是輸入 A 和 B 均發(fā)生了B 上的變化均不會被另一輸入的變化所屏蔽。因此，化到統(tǒng)一的輸出上。

業(yè)論文 異元的 Muller 流水線結(jié)構(gòu)險的理論[1]，一個電路競爭的來源是由于電路中信變化上，或者說是由于信號的變化被另一個信號所手信號（特別是請求信號）傳輸?shù)母偁幟半U，需要的傳遞不收阻隔。對此，Muller 提出了 C 單元的電路可知，輸出 Y 翻轉(zhuǎn)的條件是輸入 A 和 B 均發(fā)生了B 上的變化均不會被另一輸入的變化所屏蔽。因此，化到統(tǒng)一的輸出上。
【學位授予單位】：上海交通大學
【學位級別】：碩士
【學位授予年份】：2007
【分類號】：TP332

【引證文獻】

相關博士學位論文 前1條

1 王兵;基于異步映射的流水線替換策略研究[D];上海交通大學;2008年

本文編號：2669467