發(fā)布時(shí)間：2020-05-16 10:23

【摘要】： X微處理器是一款具有完全自主知識(shí)產(chǎn)權(quán)的高性能通用處理器,采用CISC結(jié)構(gòu),指令種類繁多,存在大量變長(zhǎng)或超長(zhǎng)的、需要多周期執(zhí)行的指令,如何快速、高效地對(duì)所有指令進(jìn)行譯碼控制是當(dāng)前基于CISC結(jié)構(gòu)微處理器設(shè)計(jì)的一個(gè)難題。 本文在深入研究X處理器指令集系統(tǒng)及其體系結(jié)構(gòu)的基礎(chǔ)上,提出了簡(jiǎn)單指令與復(fù)雜指令相分離的譯碼控制方案,并以此設(shè)計(jì)完成了指令譯碼控制系統(tǒng)。簡(jiǎn)單指令通過組合電路進(jìn)行直接譯碼控制,復(fù)雜指令通過微程序進(jìn)行譯碼控制的譯碼控制方案能充分發(fā)掘組合電路譯碼速度快和微程序譯碼結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn),有效地提高了微處理器的性能。 指令譯碼控制系統(tǒng)包括了簡(jiǎn)單指令直接譯碼控制單元和復(fù)雜指令微程序譯碼控制單元兩大部分,直接譯碼單元通過模塊化設(shè)計(jì)實(shí)現(xiàn)了指令分類譯碼、指令立即數(shù)分離、指令配對(duì)及相關(guān)性檢查等功能;微程序譯碼控制單元的設(shè)計(jì)完成了所有復(fù)雜指令的譯碼控制功能,并對(duì)其微程序ROM和入口地址生成電路進(jìn)行了設(shè)計(jì)優(yōu)化。 本文針對(duì)指令譯碼控制系統(tǒng)的功能結(jié)構(gòu)特點(diǎn),提出了相應(yīng)的驗(yàn)證方案,建立了驗(yàn)證平臺(tái),對(duì)指令譯碼控制系統(tǒng)進(jìn)行了不同層次的驗(yàn)證。驗(yàn)證結(jié)果表明:整個(gè)系統(tǒng)在微處理器中正常工作。
【圖文】：

2.2X處理器微體系結(jié)構(gòu)2.2.，功能部件組成X通用微處理器整體結(jié)構(gòu)如圖2一2所示，主要由以下功能部件組成:總線接口部件(64位)、指令Cache、數(shù)據(jù)Cache、指令譯碼控制部件、微程序ROM部第7頁

不相關(guān)的指令。其中A流水線為全功能流水線，可以執(zhí)行任何指令，日流水線為半功能流水線，只能執(zhí)行可配對(duì)的指令。由于采用CISC指令結(jié)構(gòu)，流水線的結(jié)構(gòu)復(fù)雜，根據(jù)整數(shù)、多媒體和浮點(diǎn)指令的不同其分段結(jié)構(gòu)也有所不同，如圖2-3所示。陋陋體扮巍吵耘娜娜 回回回 FFFDlllO222尹尹 種種梅梅稗稗如碑繩繩如賈賈多媒體流水縫圖2一3x微處理器流水線結(jié)構(gòu)整數(shù)流水線分為六段，分別為指令預(yù)取戶F段、取指F段、第一級(jí)指令譯碼O，段、第二級(jí)指令譯碼02段、執(zhí)行EX段和寫回WB段。其他流水線在整數(shù)流水線的基礎(chǔ)上進(jìn)一步細(xì)分執(zhí)行段和寫回段。下面主要介紹一下整數(shù)流水線各段的功能:戶F段:完成從指令Cache取指令放入指令預(yù)取緩沖(pre一 tchbuffer)的功能;F段:完成從指令預(yù)取緩沖取出兩條獨(dú)立的指令，存入指令FIFO(日 rstInFirstOut)的功能:O，段:完成指令譯碼或生成微操作碼;02段:生成操作數(shù)地址;EX段:在各功能部件完成對(duì)操作數(shù)的加、減、乘、除、移位等運(yùn)算;WB段:將指令執(zhí)行結(jié)果寫回目的寄存器�？v觀以上流水線，無論是哪一條流水線，，都需經(jīng)指令控制模塊完成預(yù)取段(pF)、取段(F)、一級(jí)譯碼(01)以及與二級(jí)譯碼(02)接口相關(guān)的控制操作。因此，在處理器的指令譯碼控制部件中，需要完成的功能有:.從I一Cache里預(yù)取指令，包括分支預(yù)測(cè)BTB對(duì)分支指令的預(yù)測(cè);第10頁
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2006
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 高輝;高性能Pentium處理器的結(jié)構(gòu)特征[J];微機(jī)發(fā)展;2002年01期

本文編號(hào)：2666589