【摘要】： 隨著集成電路制造工藝的不斷進步,處理器計算的可信性面臨著瞬態(tài)故障的嚴重威脅,同時在體系結(jié)構(gòu)技術(shù)的推動下,目前的微處理器已經(jīng)全面進入片上多核時代。因此,針對嵌入式多核平臺的容錯技術(shù)研究變得十分緊要。目前對瞬態(tài)故障的容錯技術(shù)的研究滲透到計算機體系結(jié)構(gòu)的各個層面中,主要分為基于處理器層、操作系統(tǒng)層、編譯層和應(yīng)用程序?qū)拥娜蒎e,同時各個層次之間也產(chǎn)生交互。 本文首先介紹了嵌入式多核平臺下,基于計算機體系結(jié)構(gòu)不同層次的多線程容錯模型和技術(shù),其中包括處理器級的多線程容錯調(diào)度模型(SR-SMT、SRT、CRT等),以及基于編譯的容錯模型和技術(shù),同時簡單介紹了基于操作系統(tǒng)級的檢查點檢測和恢復(fù)機制。 本文在充分研究了現(xiàn)有的多線程容錯技術(shù)后,針對嵌入式多核平臺,提出一種通用的基于編譯層的并行冗余多線程容錯技術(shù),并進行了實驗驗證。文中重點介紹了該方案的編譯層的冗余多線程容錯調(diào)度模型,該模型基于檢查點的多線程檢錯和恢復(fù)機制,同時描述了用戶手動設(shè)置檢查點和編譯器自動設(shè)置兩種方法,最后介紹了該方案的可擴展設(shè)計。 最后,本文介紹了該方案基于Pthread線程庫的冗余多線程容錯調(diào)度方法,容錯算法的實現(xiàn)和故障注入算法的實現(xiàn)。設(shè)計并實現(xiàn)了四個測試算法,驗證了容錯算法的功能,并進行了性能比較。實驗結(jié)果表明該算法可適用于嵌入式多核平臺,并滿足一定的性能要求。
【圖文】：

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文SRT[ 20]同時冗余線程是基于SMT結(jié)構(gòu)的另一種容錯結(jié)構(gòu)。SRT在AR-SMT的基礎(chǔ)上進行改進得到的。SRT結(jié)構(gòu)如圖2-4所示。SRT在處理器內(nèi)部形成同一個程序的兩個拷貝(Leading和Trailing)，以獨立線程的形式同時運行，，通過比較二者的結(jié)果來檢測瞬時故障。與Lockstep不同的是，SRT借助Input Replicator和Output Comparator部件實現(xiàn)了完全在處理器內(nèi)部的冗余運行，不但消除了冗余的物理內(nèi)存映像，而且對其他硬件部分和軟件透明。

不包括寄存器文件的SoRFigure2-6SoRnotincludingregisterfile
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2009
【分類號】：TN405;TP302.8

【引證文獻】

相關(guān)碩士學(xué)位論文 前1條

1 羅曉;智能化教學(xué)輔助訓(xùn)練系統(tǒng)[D];華東師范大學(xué);2011年

本文編號：2666415