【摘要】：數(shù)字存儲(chǔ)示波器(DSO)作為通用標(biāo)準(zhǔn)設(shè)備,已被廣泛用于各種信號(hào)測(cè)量。其中,便攜式DSO作為DSO的一個(gè)分支,克服了傳統(tǒng)DSO體積大和不易攜帶等缺點(diǎn),在一些場(chǎng)合得到了廣泛的應(yīng)用。在采樣率方面,由于受到半導(dǎo)體制備工藝與模數(shù)轉(zhuǎn)換器(ADC)性價(jià)比的限制,在較低成本的情況下,單片ADC無(wú)法同時(shí)保持高分辨率和高采樣率,因此為了提高系統(tǒng)采樣效率,一種基于多片ADC并行陣列結(jié)構(gòu)的時(shí)間交錯(cuò)采樣技術(shù)被提出。在數(shù)據(jù)存儲(chǔ)方面,存儲(chǔ)深度不僅制約了系統(tǒng)采樣時(shí)間,而且也限制了連續(xù)采樣信號(hào)的最大時(shí)長(zhǎng)。因此,為了提高DSO在連續(xù)采樣模式下的最大時(shí)長(zhǎng),一種基于SDRAM的深存儲(chǔ)技術(shù)被提出。在交錯(cuò)采樣失配補(bǔ)償設(shè)計(jì)中,本文提出了一種改進(jìn)的時(shí)間交錯(cuò)采樣模數(shù)轉(zhuǎn)換器(TIADC)失配誤差補(bǔ)償算法。系統(tǒng)通過誤差參數(shù)和簡(jiǎn)化的拉格朗日(Lagrange)插值算法分別實(shí)現(xiàn)了對(duì)偏置、增益的失配誤差補(bǔ)償和采樣時(shí)間的失配誤差補(bǔ)償。該補(bǔ)償方法在FPGA中采用低復(fù)雜度的定點(diǎn)運(yùn)算實(shí)現(xiàn),在便攜式DSO系統(tǒng)中實(shí)現(xiàn)了對(duì)雙通道ADC采樣數(shù)據(jù)的線上校正。實(shí)驗(yàn)結(jié)果表明:所提改進(jìn)方法,在仿真環(huán)境下使無(wú)雜散動(dòng)態(tài)范圍(SFDR)提升了51dB,并且在硬件實(shí)現(xiàn)過程中使SFDR優(yōu)化達(dá)45dB。在保持失配誤差估計(jì)精度和補(bǔ)償效果優(yōu)良的前提下,該方法不僅降低了算法的計(jì)算復(fù)雜度,而且該補(bǔ)償結(jié)構(gòu)不受TIADC通道數(shù)目的限制。在深存儲(chǔ)設(shè)計(jì)中,本文提出了一種基于FPGA+SDRAM結(jié)構(gòu)的深存儲(chǔ)控制器設(shè)計(jì)方案,實(shí)現(xiàn)采樣數(shù)據(jù)的深度存儲(chǔ),其存儲(chǔ)深度可達(dá)8MB。除此之外,其采用FIFO輸入輸出緩存單元解決了SDRAM在自動(dòng)刷新操作時(shí)的數(shù)據(jù)丟失問題,并在100MHz時(shí)鐘頻率的條件下,通過仿真平臺(tái)驗(yàn)證了設(shè)計(jì)的可行性。在電源管理設(shè)計(jì)中,本文還設(shè)計(jì)了具有放電保護(hù)的電源管理系統(tǒng),實(shí)現(xiàn)了鋰電池充放電管理、負(fù)載供電管理以及基于UART總線的電源狀態(tài)信息監(jiān)測(cè)等功能。
【圖文】：

ImT mmE k y kG 信號(hào)t( ) sin(2 )mx t A f t，對(duì) x (t )關(guān)于 t 求導(dǎo)可知，采樣時(shí)間 0附近取得極值，，當(dāng)tf 足夠低時(shí)， mT 可表示為采樣時(shí)間失( )tmax, 1, 2,...,2 mTmmE kT k L f A31）可知， 為幅度誤差，其值的正負(fù)與 的極值點(diǎn)有得極值，通過比較I 0[ ]my k 和I 0[ 1]my k 的大小來(lái)標(biāo)記 0 1]k 則 0mT ，反之則 0mT 。其中 ( 0mT )表示第 m相比于理想采樣時(shí)刻是超前（滯后）的。差補(bǔ)償增益失配誤差補(bǔ)償設(shè)計(jì)

( )( )( ) ( )( )( )ss1s ss s1ss1Nj Mnj nn M j MjNjj nn jjNjnj nn jjt MT tP t MTt tt MT j M T Tn M T T j M T Tt jT TP tn j T T T 8）可知，在可用時(shí)間窗口中，多項(xiàng)式 ( )nP t 等于 M 個(gè)采在 個(gè)采樣時(shí)間偏移后， 的計(jì)算結(jié)果與之前相系數(shù)不需再次計(jì)算，使 Lagrange 插值補(bǔ)償算法得到簡(jiǎn) n 已知的情況下，將 組多項(xiàng)式系數(shù)存儲(chǔ)在存儲(chǔ)器中，配誤差補(bǔ)償結(jié)構(gòu)并行實(shí)現(xiàn)，進(jìn)一步降低了計(jì)算復(fù)雜度
【學(xué)位授予單位】：西南交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TP333

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉洋;刁節(jié)濤;王義楠;王璽;劉虎生;;交錯(cuò)采樣技術(shù)中的失配誤差建模與估計(jì)[J];儀表技術(shù)與傳感器;2015年12期

2 李麗斯;楊立杰;殷曄;安佰岳;劉康麗;;基于SDRAM大容量緩存FIFO控制器的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)測(cè)量與控制;2015年08期

3 彭偉;張沁川;袁淵;;基于DDR2的DSO分區(qū)交替深存儲(chǔ)技術(shù)研究[J];電子測(cè)量技術(shù);2013年08期

4 郭亮;衛(wèi)一然;甄國(guó)涌;;基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)[J];計(jì)算機(jī)測(cè)量與控制;2013年02期

5 張尚良;鄒月嫻;;TIADC高速數(shù)據(jù)捕獲和時(shí)間失配補(bǔ)償?shù)腇PGA實(shí)現(xiàn)[J];數(shù)據(jù)采集與處理;2011年05期

6 宋鵬飛;王厚軍;曾浩;;高速深存儲(chǔ)數(shù)據(jù)采集系統(tǒng)研究與設(shè)計(jì)[J];儀器儀表學(xué)報(bào);2011年04期

7 黃武煌;王厚軍;曾浩;;一種超高速并行采樣技術(shù)的研究與實(shí)現(xiàn)[J];電子測(cè)量與儀器學(xué)報(bào);2009年08期

8 李軍;;示波器的采樣率和存儲(chǔ)深度[J];今日電子;2009年08期

9 陳鑫;高禮忠;;數(shù)字示波器中海量存儲(chǔ)的實(shí)現(xiàn)[J];電子測(cè)量技術(shù);2008年08期

10 李毅,師奕兵,王厚軍,田書林;數(shù)字存儲(chǔ)示波器觸發(fā)電路的數(shù)字化技術(shù)研究[J];儀器儀表學(xué)報(bào);2004年03期

相關(guān)碩士學(xué)位論文 前10條

1 李悌漢;基于交替采樣重組技術(shù)的便攜式數(shù)字存儲(chǔ)示波器的研究與實(shí)現(xiàn)[D];青島大學(xué);2017年

2 李鵬;便攜式數(shù)字存儲(chǔ)示波器的設(shè)計(jì)研究[D];河南科技大學(xué);2014年

3 李修一;具有快速捕獲與大容量存儲(chǔ)功能的高速數(shù)據(jù)采集模塊設(shè)計(jì)[D];電子科技大學(xué);2012年

4 徐高學(xué);時(shí)分交替ADC系統(tǒng)偏置、增益失配校準(zhǔn)算法的研究與FPGA實(shí)現(xiàn)[D];電子科技大學(xué);2011年

5 鄭敏;基于DDR2 SDRAM的DSO大容量存儲(chǔ)技術(shù)的研究[D];電子科技大學(xué);2011年

6 鄭麗;基于FPGA的便攜式數(shù)字存儲(chǔ)示波器設(shè)計(jì)[D];電子科技大學(xué);2010年

7 關(guān)娜;網(wǎng)絡(luò)處理器系統(tǒng)中SDRAM控制器電路設(shè)計(jì)與仲裁優(yōu)化研究[D];西安電子科技大學(xué);2010年

8 陳龍;基于DDR2的DSO大容量存儲(chǔ)研究[D];電子科技大學(xué);2009年

9 任穎;DDR2 SDRAM在高端數(shù)字存儲(chǔ)示波器中的應(yīng)用[D];電子科技大學(xué);2009年

10 鄧?yán)^海;500MSPS手持式示波器底層軟件與接口模塊設(shè)計(jì)[D];電子科技大學(xué);2009年

本文編號(hào)：2666344