【摘要】： 計(jì)算機(jī)系統(tǒng)的功耗問題是計(jì)算機(jī)技術(shù)進(jìn)一步發(fā)展亟待解決的問題之一。功耗急劇增長提高了芯片的封裝和制冷成本。高溫環(huán)境下執(zhí)行增加了芯片的失效率,導(dǎo)致計(jì)算機(jī)系統(tǒng)的可靠性下降。 嵌入式移動計(jì)算技術(shù)是芯片行業(yè)最活躍的領(lǐng)域,嵌入式的移動設(shè)備往往依靠電池供電,電池的供電時(shí)間是系統(tǒng)的重要參數(shù)之一。與半導(dǎo)體技術(shù)的發(fā)展速度相比電池技術(shù)的發(fā)展緩慢,未來的移動設(shè)備必須在有限能量供應(yīng)下發(fā)揮更大的效能,對系統(tǒng)能量消耗有很高的要求。 信息行業(yè)的設(shè)備消耗了大量能量,并且能量消耗呈現(xiàn)逐年增長的趨勢。大量的能量消耗要求系統(tǒng)采用有效的能量管理策略提高能量的使用效率。因此,不管是嵌入式移動設(shè)備還是高性能系統(tǒng),都必須考慮功耗問題。 從底層的電路技術(shù),到邏輯技術(shù)、體系結(jié)構(gòu)技術(shù)和高層的軟件技術(shù),出現(xiàn)了各種方法用于降低計(jì)算機(jī)系統(tǒng)的能量消耗。本文重點(diǎn)研究用體系結(jié)構(gòu)設(shè)計(jì)和編譯器指導(dǎo)的方法減少計(jì)算機(jī)系統(tǒng)的能量消耗。體系結(jié)構(gòu)是軟件和硬件的接口,對于低層的低功耗硬件設(shè)計(jì)和上層的軟件低功耗優(yōu)化都有重要的影響,本文分析了傳統(tǒng)體系結(jié)構(gòu)的能量效率變化趨勢,提出今后的體系結(jié)構(gòu)低功耗設(shè)計(jì)的思路之一是采用并行處理技術(shù)。當(dāng)前新的硬件技術(shù)—動態(tài)電壓調(diào)節(jié)(DVS)和部件動態(tài)關(guān)閉(TOSU)—為軟件低功耗優(yōu)化提供了手段,本文的工作基于編譯器的靜態(tài)分析或者profile技術(shù),獲得應(yīng)用對系統(tǒng)資源的使用特性,使用DVS或者TOSU技術(shù)減少計(jì)算機(jī)系統(tǒng)的能量消耗。具體說來,本文包括三部分的研究工作:首先研究了微處理器體系結(jié)構(gòu)的能量有效性;然后研究了實(shí)時(shí)系統(tǒng)的能量有效性優(yōu)化方法;最后研究了并行系統(tǒng)的能量有效性優(yōu)化方法。本文的主要創(chuàng)新如下: 1、提出了微處理器的體系結(jié)構(gòu)能量有效性模型,克服了傳統(tǒng)的能量有效性模型受工藝參數(shù)和電壓參數(shù)影響的問題,該模型能有效地評估體系結(jié)構(gòu)設(shè)計(jì)對能量有效性的影響。通過對典型微處理器的分析,驗(yàn)證了該模型的合理性。通過該模型分析了體系結(jié)構(gòu)設(shè)計(jì)的多種典型技術(shù),得出了并行處理技術(shù)和部件使用局部化是提高能量有效性的主要方法。指導(dǎo)了本課題的研究。 2、提出了面向程序的剩余最差時(shí)間分析方法,克服了過去動態(tài)電壓調(diào)節(jié)技術(shù)的研究結(jié)果不能緊密結(jié)合時(shí)間估計(jì)技術(shù)的問題,給出了動態(tài)電壓調(diào)節(jié)算法實(shí)現(xiàn)的總體框架,建立了性能/功耗模擬環(huán)境RTLPower,嵌入式程序集的測試證明該算法最大能夠節(jié)省50%的能量。 3、提出了等比例電壓調(diào)節(jié)點(diǎn)的優(yōu)化放置方法—OPOT和OPTO,OPOT給出了無開銷情況下的最優(yōu)調(diào)節(jié)點(diǎn)放置方法,并給出了證明,OPTO給出了存在開銷情況下的調(diào)節(jié)點(diǎn)優(yōu)化放置方法,嵌入式程序集的測試證明兩種調(diào)節(jié)點(diǎn)優(yōu)化放置方法有效的減少了能量消耗。 4、提出了確定執(zhí)行模式的最優(yōu)頻率設(shè)置指導(dǎo)的貪婪電壓調(diào)節(jié)方法和最高頻率限制情況下確定執(zhí)行模式的最優(yōu)頻率設(shè)置指導(dǎo)的貪婪電壓調(diào)節(jié)方法,克服了過去電壓調(diào)節(jié)方法不能有效利用松弛時(shí)間的問題,能夠最佳地設(shè)置每階段的頻率,模擬實(shí)驗(yàn)結(jié)果驗(yàn)證了兩種電壓調(diào)節(jié)方法的有效性。 5、提出了編譯器指導(dǎo)的DVS并行系統(tǒng)的能量和性能權(quán)衡技術(shù),針對MPI消息傳遞應(yīng)用使用編譯器自動構(gòu)造通信和計(jì)算區(qū)域,為這些區(qū)域分配最優(yōu)的電壓/頻率,克服了過去的研究完全采用手工方法的問題,建立了性能/功耗的并行模擬環(huán)境MIPSpar,并行MPI程序集的測試證明該技術(shù)在性能損失不超過5%的情況下,能夠節(jié)省20~40%的能量消耗。 6、提出了編譯器指導(dǎo)的并行系統(tǒng)通信鏈路的動態(tài)關(guān)閉技術(shù),編譯器將并行程序劃分為通信區(qū)間和計(jì)算區(qū)間,使用鏈路打開/關(guān)閉指令動態(tài)改變通信鏈路的狀態(tài),克服了基于網(wǎng)絡(luò)鏈路利用率的預(yù)測方式不可避免地引入的鏈路打開/關(guān)閉開銷,模擬實(shí)驗(yàn)結(jié)果表明在小于1%的網(wǎng)絡(luò)延遲和性能損失下,減少了20~70%的互連網(wǎng)絡(luò)能量消耗。
【圖文】：

ftf 33.2）、（3.4）和（3.5），并行執(zhí)行時(shí)系統(tǒng)的能量消耗2222fVtnC( f/n)(f/n)tE/nppeff = β =并行執(zhí)行的供電電壓，假定單個(gè)節(jié)點(diǎn)的有效切換電容相，，并行執(zhí)行的能量消耗是原來的 1/n2，這極大地減少能量效率。近似能量消耗比率為：21/n近似公式（3.4），更精確的能量消耗比率為：22V/Vp=8μm 工藝下，系統(tǒng)頻率為 0.5GHz，執(zhí)行電壓為 2V，量消耗比率見圖 3.1。

聚合通信的第二項(xiàng)一般占統(tǒng)治地位，也就是說通信時(shí)間以系統(tǒng)大小的 log2遞增。節(jié)點(diǎn)數(shù)目的擴(kuò)展一般不會改變單個(gè)節(jié)點(diǎn)上通信函數(shù)的調(diào)用次數(shù)。例如在氣象模擬程序中，計(jì)算發(fā)生在規(guī)則的網(wǎng)格上，通信發(fā)生在網(wǎng)格的邊界，每個(gè)節(jié)點(diǎn)的通信次數(shù)是不變的。因此，這里簡單的假定應(yīng)用的通信函數(shù)調(diào)用次數(shù)不變。根據(jù)上面的分析，下面給出了 n 個(gè)節(jié)點(diǎn)的 C 區(qū)間執(zhí)行時(shí)間 Rn/c的變化規(guī)律，分為以下三種情況： = log,(3)2/,(2),(1)2/22/2//RncaseRncaseRcaseRcccnc聚合通信點(diǎn)對點(diǎn)通信，低起動開銷點(diǎn)對點(diǎn)通信，高起動開銷（3.12）于是在 n 個(gè)節(jié)點(diǎn)上的執(zhí)行時(shí)間可以表示為：R = Rs+ Rp/n + Rn/c（3.13）類似 Amdahl 定律，加速比函數(shù)為：speedup = 1/R （3.14）
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2006
【分類號】：TP368.1

【引證文獻(xiàn)】

相關(guān)期刊論文 前1條

1 任靜;唐遇星;徐煒遐;;深亞微米工藝下片上存儲結(jié)構(gòu)的體系結(jié)構(gòu)級功耗模型[J];計(jì)算機(jī)研究與發(fā)展;2012年S1期

相關(guān)會議論文 前1條

1 張峰;陳繼承;胡雷鈞;;一種基于模糊控制的動態(tài)電壓調(diào)節(jié)算法研究與實(shí)現(xiàn)[A];第十六屆計(jì)算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)博士學(xué)位論文 前6條

1 富弘毅;OpenMP并行程序容錯(cuò)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

2 賈佳;異構(gòu)并行計(jì)算機(jī)容錯(cuò)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

3 王桂彬;大規(guī)模異構(gòu)并行系統(tǒng)軟件低功耗優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

4 陳娟;低功耗軟件優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 杜云飛;容錯(cuò)并行算法的研究與分析[D];國防科學(xué)技術(shù)大學(xué);2008年

6 王攀峰;應(yīng)用級checkpointing技術(shù)的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

相關(guān)碩士學(xué)位論文 前5條

1 蘇博;低功耗數(shù)據(jù)觸發(fā)微處理器功能單元的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

2 任靜;深亞微米工藝下微處理器體系結(jié)構(gòu)級功耗模型相關(guān)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

3 冀翔宇;低功耗工業(yè)無線傳感器網(wǎng)絡(luò)研究與開發(fā)[D];浙江大學(xué);2008年

4 劉霞;軟實(shí)時(shí)嵌入式多核處理器系統(tǒng)的低功耗技術(shù)研究[D];山東大學(xué);2008年

5 孫少杰;手機(jī)低功耗的快速調(diào)試技術(shù)[D];上海交通大學(xué);2012年

本文編號：2665347