【摘要】： 本文分析了國內(nèi)外嵌入式技術(shù)在超聲檢測方面的應(yīng)用。充分分析了目前主流嵌入式技術(shù)的優(yōu)缺點的情況下,結(jié)合當今高科技產(chǎn)品更新?lián)Q代迅速、便攜、可配置的要求,提出了一種新的設(shè)計方法,即基于SOPC(System On Programmable Chip,可編程片上系統(tǒng))的超聲檢測設(shè)備的嵌入式系統(tǒng)構(gòu)建。目的在于改善傳統(tǒng)超聲檢測設(shè)備存在的體積大、不能升級、不可配置等方面的缺陷,提高系統(tǒng)開發(fā)效率、降低開發(fā)成本、利于后期維護與升級。 本課題主要研究了兩方面的內(nèi)容。一方面是SOPC系統(tǒng)的設(shè)計及實現(xiàn)。另一方面是基于已下載成功的SOPC系統(tǒng),移植操作系統(tǒng)μClinux。 在研究過程中,對系統(tǒng)需求進行分析,確定了系統(tǒng)的硬件設(shè)計方案。SOPC系統(tǒng)的核心是Nios II/s處理器,包含Avalon總線以及掛在總線與Avalon三態(tài)橋上的外圍設(shè)備。硬件分為兩部分,一部分是標準外設(shè),由Altera公司提供控制器IP核,包括SDRAM、Flash、網(wǎng)絡(luò)、串口、JTAG調(diào)試模塊。另一部分是定制外設(shè),包括VGA顯示控制和PS/2鍵盤控制。 由VGA原理和PS/2接口協(xié)議到具體的VGA和PS/2控制接口組件的形成,主要做了兩方面的工作。一方面充分分析了VGA顯示時序和PS/2控制接口協(xié)議。按照工作原理,將VGA顯示分為行掃描信號、場掃描信號及RGB三基色信號三部分模塊,綜合生成頂層控制模塊。PS/2用一層模塊實現(xiàn)。對模塊進行邏輯設(shè)計及其功能仿真驗證。另一方面在邏輯設(shè)計完成后,根據(jù)邏輯設(shè)計及寄存器文件在SOPC Builder中將其定制成系統(tǒng)組件。 系統(tǒng)具體實現(xiàn)的過程分為兩部分內(nèi)容:建立系統(tǒng)和生成系統(tǒng)。建立過程中,根據(jù)系統(tǒng)的硬件設(shè)計方案,使用SOPC Builder對系統(tǒng)中用到的各部分組件進行添加及參數(shù)設(shè)置,分配地址空間及系統(tǒng)復(fù)位和異常地址。生成過程中,對生成的框圖分配引腳,并對系統(tǒng)進行編譯。編譯通過,并通過USB Blaster成功下載到FPGA中,證明系統(tǒng)搭建成功。 最后,在SOPC系統(tǒng)上,成功的移植了μClinux操作系統(tǒng)。包括交叉編譯器的建立、μClinux的安裝與編譯。并通過Hello World程序證明了能夠在此系統(tǒng)上進行用戶程序的開發(fā),為后續(xù)用戶程序開發(fā)打下基礎(chǔ)。
【圖文】：

系統(tǒng)硬件框架圖

塊用于下載系統(tǒng)文件，進行調(diào)試。系統(tǒng)用到的目標板如圖 2-2所示。圖2-2 系統(tǒng)的目標板Fig.2-2 Target board about the system2.2.1 FPGA的選擇FPGA 是本課題中 SOPC 系統(tǒng)的核心，整個系統(tǒng)的控制部分由 FPGA 的邏輯資源來實現(xiàn)，所以 FPGA 的選擇尤為重要。本課題中采用了 Altera 公司的 CycloneⅡ系列 EP2C35F672。FPGA EP2C35F672 封裝為 672 腳的 Fineline BGA，是 2C35 中引腳最多的封裝，最多可以有 475 個 I/O 引腳供用戶使用。EP2C35F672 由 33216 個 LE 組成，片上有 105 個 M4K RAM 塊，，每個M4K RAM 由 4K(4096)位的數(shù)據(jù) RAM 加 512 位的校驗位共 483840 位組成。端口寬度可以根據(jù)需求進行設(shè)置，可以是 1、2、4、8、9、16、18、32或者 36 位。在 1、2、4、8、9、16、18 模式下
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP274.53;TP368.1

【參考文獻】

相關(guān)期刊論文 前1條

1 馬學文,朱名日,程小輝;uClinux操作系統(tǒng)實時性能的研究與實現(xiàn)[J];計算機工程與科學;2005年03期

本文編號：2663921