本文關(guān)鍵詞：面向高性能處理器的高速數(shù)字電路信號(hào)完整性驗(yàn)證及優(yōu)化，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著電子技術(shù)的快速發(fā)展和工藝制程的不斷進(jìn)步,英特爾處理器變得越來越強(qiáng)大。這種強(qiáng)大不光體現(xiàn)在處理器核心數(shù)和線程數(shù)的增加上,還體現(xiàn)在以往由處理器外部的芯片組負(fù)責(zé)的功能越來越多地被集成到了處理器內(nèi)部,英特爾從上一代Thurley平臺(tái)處理器集成內(nèi)存控制器開始,到最新的Romley平臺(tái)處理器集成高速串行數(shù)據(jù)傳輸PCI-Express控制器。在處理器通過集成融合獲得更低延時(shí)和更高性能的同時(shí),對(duì)于高速數(shù)字服務(wù)器系統(tǒng)設(shè)計(jì)者來說則面臨比以往更大的挑戰(zhàn)。保證處理器高速數(shù)字電路信號(hào)完整性,已成為影響設(shè)計(jì)方案成敗的關(guān)鍵因素。本文以雙路服務(wù)器平臺(tái)升級(jí)Ivy Bridge(IVB)處理器之后的信號(hào)完整驗(yàn)證和優(yōu)化研發(fā)過程為例,以信號(hào)完整性理論為基礎(chǔ),對(duì)高速服務(wù)器系統(tǒng)中由于處理器更新?lián)Q代而受到影響的設(shè)計(jì)包括內(nèi)存子系統(tǒng),PCI-Express子系統(tǒng),處理器之間相互通信的QPI總線以及處理器和芯片組之間的DMI總線進(jìn)行分析研究。針對(duì)不同子系統(tǒng)各自的技術(shù)特性,選擇不同的信號(hào)完整性驗(yàn)證方法和驗(yàn)證工具。并通過對(duì)各項(xiàng)驗(yàn)證結(jié)果的分析,發(fā)現(xiàn)新的處理器應(yīng)用在待測高速服務(wù)器系統(tǒng)中帶來了哪些信號(hào)完整性問題,研究信號(hào)完整性問題產(chǎn)生的原因并找到解決方案,最終實(shí)現(xiàn)待測服務(wù)器平臺(tái)對(duì)新的IVB處理器的支持,實(shí)現(xiàn)產(chǎn)品的同步升級(jí)換代。文中除了使用常規(guī)的眼圖來驗(yàn)證信號(hào)完整性問題以外,還介紹了幾種基于英特爾處理器內(nèi)建測試電路的測試方法的應(yīng)用。隨著信號(hào)的速度原來越快,這些對(duì)被測高速信號(hào)本身影響更小的方法必將在高數(shù)數(shù)字電路領(lǐng)域越來越流行。
【關(guān)鍵詞】：信號(hào)完整性 高速數(shù)字系統(tǒng) 眼圖 DDR3 PCI-Express QPI
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332;TN79
【目錄】：

• 摘要5-7
• ABSTRACT7-14
• 第一章 緒論14-18
• 1.1 研究背景與意義14-15
• 1.2 研究現(xiàn)狀15
• 1.3 研究的目標(biāo)和主要內(nèi)容15-16
• 1.4 論文的章節(jié)安排16-18
• 第二章 信號(hào)完整性概述18-21
• 2.1 信號(hào)完整性的定義18
• 2.2 信號(hào)完整性問題的產(chǎn)生18-19
• 2.3 影響高速數(shù)字電路信號(hào)完整性的因素19-20
• 2.4 本章小結(jié)20-21
• 第三章 面向IVB處理器的高速數(shù)字電路的驗(yàn)證方案優(yōu)化21-25
• 3.1 系統(tǒng)架構(gòu)簡介21-23
• 3.2 驗(yàn)證優(yōu)化方案選擇23-24
• 3.3 面向IVB處理器的高速數(shù)字電路的驗(yàn)證方案優(yōu)化結(jié)果分析24
• 3.4 本章小結(jié)24-25
• 第四章 內(nèi)存子系統(tǒng)信號(hào)完整性研究25-34
• 4.1 DDR3總線的電氣特性26-27
• 4.1.1 更高的傳輸速率26-27
• 4.1.2 更低的工作電壓27
• 4.2 內(nèi)存子系統(tǒng)信號(hào)完整性驗(yàn)證與分析實(shí)例27-32
• 4.2.1 測試方法和流程27-28
• 4.2.2 測試實(shí)例28-32
• 4.3 內(nèi)存子系統(tǒng)信號(hào)完整性驗(yàn)證優(yōu)化結(jié)果32
• 4.4 本章小結(jié)32-34
• 第五章 PCI-EXPRESS子系統(tǒng)信號(hào)完整性研究34-48
• 5.1 PCI-Express總線的電氣特性34
• 5.2 PCI-Express子系統(tǒng)的信號(hào)完整性分析和優(yōu)化34-46
• 5.2.1 PCI-Express的信號(hào)補(bǔ)償技術(shù)35-37
• 5.2.2 直連PCI-Express的信號(hào)完整性37-39
• 5.2.3 超長PCI-Express的信號(hào)完整性39-46
• 5.3 PCI-Express子系統(tǒng)信號(hào)完整性測試優(yōu)化結(jié)果46-47
• 5.4 本章小結(jié)47-48
• 第六章 QPI和DMI信號(hào)完整性研究48-57
• 6.1 QPI和DMI的電氣特性48-49
• 6.2 QPI和DMI信號(hào)完整性分析49-51
• 6.3 QPI和DMI信號(hào)完整性優(yōu)化51-55
• 6.3.1 QPI和DMI信號(hào)完整性優(yōu)化原理51-53
• 6.3.2 QPI和DMI信號(hào)完整性優(yōu)化過程53-54
• 6.3.3 信號(hào)完整性優(yōu)化結(jié)果對(duì)比54-55
• 6.4 QPI和DMI信號(hào)完整性測試優(yōu)化結(jié)果55
• 6.5 本章小結(jié)55-57
• 第七章 總結(jié)與展望57-60
• 參考 文獻(xiàn)60-62
• 致謝62-63
• 攻讀碩士學(xué)位期間已發(fā)表或錄用的論文63-64
• 附件64

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 ;關(guān)于掃清信號(hào)完整性障礙技術(shù)的新書《信號(hào)完整性工程師的最佳伴侶》[J];電子工業(yè)專用設(shè)備;2008年09期

2 Paul Rako;;用專業(yè)軟件解決信號(hào)完整性問題[J];電子設(shè)計(jì)技術(shù);2010年06期

3 陳辰;信號(hào)完整性工具匯入主流[J];電子產(chǎn)品世界;1996年12期

4 張紹軍 ,黃振;高速數(shù)字系統(tǒng)中的信號(hào)完整性及實(shí)施方案[J];電子技術(shù)應(yīng)用;2002年11期

5 魏敬和,陳軍寧,柯導(dǎo)明,吳建輝,陸生禮;一種分析高速時(shí)鐘網(wǎng)絡(luò)信號(hào)完整性的有效方法[J];電子學(xué)報(bào);2004年02期

6 楊獻(xiàn),黃令儀,熊險(xiǎn)峰,張紅南;基于全定制模塊信號(hào)完整性的分析[J];微電子學(xué)與計(jì)算機(jī);2004年04期

7 ;雙引擎測試法解決信號(hào)完整性難題[J];今日電子;2004年09期

8 張希;行波折反射法在信號(hào)完整性的研究中的應(yīng)用[J];印制電路信息;2005年01期

9 張楷;;高速并行總線信號(hào)完整性測試技術(shù)[J];中國集成電路;2007年01期

10 ;掃清信號(hào)完整性障礙技術(shù)的新書——《信號(hào)完整性工程師的最佳伴侶》[J];電子測量技術(shù);2008年10期

中國重要會(huì)議論文全文數(shù)據(jù)庫 前10條

1 鄒京;夏建峰;黎鐵軍;竇強(qiáng);;電子封裝信號(hào)完整性設(shè)計(jì)技術(shù)研究[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

2 張磊;;高速差分連接器信號(hào)完整性設(shè)計(jì)[A];探索 創(chuàng)新 交流（第4集）——第四屆中國航空學(xué)會(huì)青年科技論壇文集[C];2010年

3 蘇琦;郭昕;李研;;片上信號(hào)完整性研究與測試[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 駱再紅;石丹;高攸綱;;信號(hào)完整性問題中的串?dāng)_仿真及分析[A];電波科學(xué)學(xué)報(bào)[C];2011年

5 曹誠;費(fèi)元春;;高速電路中關(guān)于信號(hào)完整性的幾點(diǎn)分析[A];2005年海峽兩岸三地?zé)o線科技學(xué)術(shù)會(huì)論文集[C];2005年

6 姚春蓮;葛寶珊;;圖像編碼器硬件設(shè)計(jì)中的信號(hào)完整性[A];全國第4屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2010年

7 李征帆;;高速集成電路的信號(hào)完整性問題與電磁場微波技術(shù)[A];2003'全國微波毫米波會(huì)議論文集[C];2003年

8 張?jiān)掠?呂英華;張金玲;朱琳;劉亞東;;智能交通信息采集平臺(tái)的板級(jí)信號(hào)完整性設(shè)計(jì)[A];第二十屆全國電磁兼容學(xué)術(shù)會(huì)議論文集[C];2010年

9 肖洪濤;董惠;張磊;;基于SI仿真的高速電路設(shè)計(jì)方法[A];全國電磁兼容學(xué)術(shù)會(huì)議論文集[C];2006年

10 常曉夏;曠章曲;吳南健;鄧中亮;;通信SoC設(shè)計(jì)中信號(hào)完整性問題的分析與解決[A];2005中國通信集成電路技術(shù)與應(yīng)用研討會(huì)論文集[C];2005年

中國重要報(bào)紙全文數(shù)據(jù)庫 前2條

1 杭州電子科技大學(xué)微電子 CAD研究所 孫玲玲 彭嶸;信號(hào)完整性對(duì)EDA工具的挑戰(zhàn)[N];計(jì)算機(jī)世界;2005年

2 深圳深南電路有限公司董事總經(jīng)理 由鐳;PCB技術(shù)發(fā)展呈兩極分化[N];中國電子報(bào);2006年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前5條

1 蔣冬初;高速數(shù)字電路的信號(hào)傳輸及其噪聲抑制[D];西安電子科技大學(xué);2014年

2 張華;高速互連系統(tǒng)的信號(hào)完整性研究[D];東南大學(xué);2005年

3 陳建華;PCB傳輸線信號(hào)完整性及電磁兼容特性研究[D];西安電子科技大學(xué);2010年

4 蘇浩航;深亞微米VLSI電源/地線網(wǎng)絡(luò)信號(hào)完整性主要問題的算法研究[D];西安電子科技大學(xué);2008年

5 申振寧;板級(jí)與封裝級(jí)電路系統(tǒng)電磁完整性研究[D];西安電子科技大學(xué);2014年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 徐曉丹;高速高密度PCB信號(hào)完整性與電源完整性研究[D];西南交通大學(xué);2015年

2 馬劍鋒;復(fù)雜互連結(jié)構(gòu)信號(hào)完整性建模及故障測試研究[D];桂林電子科技大學(xué);2015年

3 王佶;基于Hyperlynx的EMIF接口信號(hào)完整性實(shí)現(xiàn)[D];上海交通大學(xué);2015年

4 徐靜;高速數(shù)字信號(hào)互連設(shè)計(jì)分析及應(yīng)用[D];電子科技大學(xué);2015年

5 劉亮;USB 3.1高頻線路在手機(jī)柔板上的應(yīng)用及信號(hào)完整性管控[D];蘇州大學(xué);2015年

6 陳曉陽;電子控制器板級(jí)電磁兼容性分析與改進(jìn)措施研究[D];東南大學(xué);2015年

7 王妮兒;PCB參數(shù)對(duì)LPDDR3及USB3.0信號(hào)完整性影響的研究[D];蘭州理工大學(xué);2016年

8 尹治宇;Mini SAS連接器的信號(hào)完整性分析[D];電子科技大學(xué);2016年

9 荊昊;面向高性能處理器的高速數(shù)字電路信號(hào)完整性驗(yàn)證及優(yōu)化[D];上海交通大學(xué);2015年

10 卜千;高速互連系統(tǒng)中差分線的信號(hào)完整性分析[D];西北工業(yè)大學(xué);2015年

  本文關(guān)鍵詞：面向高性能處理器的高速數(shù)字電路信號(hào)完整性驗(yàn)證及優(yōu)化，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：266213