發(fā)布時間：2020-05-13 12:15

【摘要】： 微處理器是信息產(chǎn)品中不可缺少的部件，它有通用和專用兩種。微處理器設(shè)計是集成電路設(shè)計中最復(fù)雜，也最具挑戰(zhàn)性的工作。本論文設(shè)計研究工作來源于國家科技部863項目——“具有自主知識產(chǎn)權(quán)的64位高性能嵌入式微處理器的設(shè)計”，該項目的設(shè)計過程采用了目前國內(nèi)少有的微處理器設(shè)計方法——全定制設(shè)計方法，充分利用而又不依賴EDA工具進(jìn)行設(shè)計，彌補(bǔ)了半定制設(shè)計的不足。 論文首先分析了我國開發(fā)具有自主知識產(chǎn)權(quán)的微處理器的重要性和必要性，介紹了集成電路設(shè)計方法和全定制設(shè)計流程。然后詳細(xì)分析了高速緩沖存儲器(Cache)的結(jié)構(gòu)和基本原理，在此基礎(chǔ)上，對多核處理器的緩存進(jìn)行研究，介紹了SMP結(jié)構(gòu)分類和解決Cache一致性的方案，另外，介紹了三種具有代表性的SCMP模型——POWER4-IBM，Hydra-Stanford，SMPDCA；并分析比較了三種模型的利弊；提出了四核處理器緩存系統(tǒng)的設(shè)計方案。 本文著重介紹了基于MIPS R4000指令集的五段流水線的數(shù)據(jù)高速緩存的全定制設(shè)計，包括電路設(shè)計、電路前仿真、版圖設(shè)計、版圖驗證、版圖參數(shù)提取、后仿真在內(nèi)的全部后端設(shè)計。設(shè)計時將系統(tǒng)分為數(shù)據(jù)通道和控制邏輯兩部分，數(shù)據(jù)通道部分采用手工設(shè)計電路，手工繪制版圖的全定制設(shè)計，控制邏輯采用綜合、自動布局布線的方法。設(shè)計采用哈佛總線結(jié)構(gòu)，分離的4KB的數(shù)據(jù)Cache和4KB的指令Cache，采用直接映象的映象方式，虛擬地址索引、物理地址與TAG比較判斷是否命中，采用了LRU替換策略。
【圖文】：

層存儲器的價格，但是訪存的速度卻能接近最快一層的速度。層次結(jié)構(gòu)中的各層通常是子集關(guān)系，，某一層中的所有數(shù)據(jù)都能在下一層中找到，而下一層中的所有數(shù)據(jù)也都能夠在更F一層中找到(如圖2.1)。速度了除一琪-一，一一~一一飛一______吏________.___格價廠一-—一一一一~一—匕低圖2.1存儲層次存儲層次的重要性隨著處理器性能的提高而不斷增加。據(jù)統(tǒng)計囚，1986年以前微處理器性能以每年35%的速度提高;而1987年以來，微處理器的性能以每年55%的速度提高，這樣的飛躍很大程度上是存儲系統(tǒng)不斷改進(jìn)的結(jié)果。圖2.2描述了隨著主存儲器訪問性能的提高，CPU的性能飛速增長的過程。~力口月..耳獷八d《，m帶，‘舊‘產(chǎn)了產(chǎn)滬產(chǎn)才獷令方獷尹尹尹尹尹滬尹蘿尹尹尹尹矛嘴尹尹沙滬j戶歡廣矛乒護(hù);護(hù)護(hù)毛尹

存儲層次的重要性隨著處理器性能的提高而不斷增加。據(jù)統(tǒng)計囚，1986年以前微處理器性能以每年35%的速度提高;而1987年以來，微處理器的性能以每年55%的速度提高，這樣的飛躍很大程度上是存儲系統(tǒng)不斷改進(jìn)的結(jié)果。圖2.2描述了隨著主存儲器訪問性能的提高，CPU的性能飛速增長的過程。~力口月..耳獷八d《，m帶，‘舊‘產(chǎn)了產(chǎn)滬產(chǎn)才獷令方獷尹尹尹尹尹滬尹蘿尹尹尹尹矛嘴尹尹沙滬j戶歡廣矛乒護(hù);護(hù)護(hù)毛尹，產(chǎn)滬圖2.2存儲器和CPU的性能隨時間的變化曲線
【學(xué)位授予單位】：同濟(jì)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號】：TP332

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前3條

1 景濤;多核環(huán)境下基于L2 Cache的目錄一致性協(xié)議的研究[D];哈爾濱工程大學(xué);2010年

2 韓振江;基于PowerPC片上高速緩存的設(shè)計[D];西安電子科技大學(xué);2011年

3 楊鵬飛;多核環(huán)境Cache一致性協(xié)議研究[D];哈爾濱工程大學(xué);2011年

本文編號：2661943