【摘要】： 整數(shù)運算部件(ALU)是高性能微處理器的核心運算部件之一,其性能對整個微處理器性能具有很大的影響。在90納米工藝下高性能整數(shù)運算部件的優(yōu)化設計與實現(xiàn)技術(shù)進行研究具有廣泛的應用價值和重要的現(xiàn)實意義。 論文首先對X高性能微處理器中的整數(shù)運算部件進行了深入研究和分析。采用混合靜態(tài)時序分析方法,合理確定綜合時的時序約束條件,并根據(jù)綜合結(jié)果分析各個部件的性能,尋找制約整個運算部件的關(guān)鍵路徑,確定需要全定制實現(xiàn)的模塊。 論文接著結(jié)合稀疏樹和Ling算法的優(yōu)點,提出一種改進的加法器進位樹——Pseudo-Ling稀疏樹,提高了加法器的性能。針對改進后進位樹進行了電路設計與性能分析,電路模擬結(jié)果表明,改進后的64位加法器延遲為300ps。 論文最后基于90納米工藝對改進后的64位加法器進行了全定制版圖設計,采用各種有效的措施對RC延遲、串擾和IR Drop等各種寄生參數(shù)效應的優(yōu)化,使改進后64位加法器的性能得到了提高。Hspice模擬表明,全定制設計后的64位加法器邏輯延遲為590ps,版圖面積為100μm×56μm。 本文通過采用半定制設計優(yōu)化和全定制設計優(yōu)化相結(jié)合的方法,在算法、編碼、邏輯結(jié)構(gòu)、電路、版圖等多個層次進行設計和優(yōu)化,使整數(shù)運算部件的工作頻率達到1.2GHz。 論文的研究工作將在實際工程中得到應用。
【圖文】：

圖 4.12 64 位加法器的電路模擬結(jié)果4.5 本章小結(jié)本章從并行前綴算法入手，尋找適合本設計的加法器算法，，由于簡單的并行前綴無法滿足設計要求。接著引入了稀疏樹和 Ling 算法，在對算法的對比中，分析它們的優(yōu)點，設計出符合要求的 Pseudo-Ling 稀疏樹。最后根據(jù)設計的Pseudo-Ling 稀疏樹選擇合適的電路結(jié)構(gòu)——組合多米諾結(jié)構(gòu)。得到的 64 位加法器的電路級模擬延時為 305ps。

此時電路已經(jīng)無法正常工作，電路的噪聲容限已經(jīng)降到預算值之下了。版圖后模擬得到的數(shù)據(jù)如下所示。版圖的大小為 100μm×56μm，而模擬得到的電流值為 5mA/μm。
【學位授予單位】：國防科學技術(shù)大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP332

【引證文獻】

相關(guān)碩士學位論文 前1條

1 高昌壘;65nm工藝下高速運算單元及容軟錯功能設計[D];國防科學技術(shù)大學;2010年

本文編號：2661741