【摘要】： 隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,包括復雜可編程邏輯器件(CPLD,Complex Programmable Logic Device)和現(xiàn)場可編程門陣列(FPGA,Field Programmable Gate Array)的可編程邏輯器件,具有系統(tǒng)內(nèi)可再編程的獨特優(yōu)點,應用越來越廣泛。這也給用于可編程邏輯器件編程的下載電纜提出了更高的要求。 本論文研究基于IEEE1149.1標準的USB下載接口電路的設計及實現(xiàn)。接口電路的邏輯設計采用硬件描述語言Verilog HDL,先借助ModelSim軟件進行功能仿真驗證,在Quartus II4.0的集成開發(fā)環(huán)境中完成綜合、布局布線并提取元器件和網(wǎng)線上的實際延遲信息后,再借助ModelSim軟件進行時序仿真驗證。接口電路的硬件設計使用protel 99軟件,完成硬件的原理圖和PCB設計。 在接口邏輯設計中,首先分析IEEE1149.1標準和USB協(xié)議,理解邊界掃描測試和USB數(shù)據(jù)傳輸?shù)墓ぷ鞣绞?然后針對Altera公司的FPGA器件Cyclone,通過分析它的邊界掃描測試結(jié)構和各種JTAG指令,研究它的編程過程和編程特點,并提出設計方案。用Verilog HDL實現(xiàn)邏輯設計,進行并行I/O口和JTAG之間數(shù)據(jù)的轉(zhuǎn)換,并通過了功能仿真和時序仿真。 在接口電路硬件設計中,選用FTDI公司的USB控制芯片F(xiàn)T245BM,實現(xiàn)USB物理層和鏈路層協(xié)議的解析,Altera的可編程邏輯器件EPM7064實現(xiàn)接口邏輯。最后把邏輯設計下載到EPM7064中進行接口電路的硬件測試和下載驗證。 經(jīng)過測試和驗證,設計的USB下載電路可以對Altera的主要可編程邏輯器件進行正確編程,達到了預期的目的。 和傳統(tǒng)的基于PC并口的下載電纜相比,本設計的USB下載接口電路具有支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害、編程速度快等明顯優(yōu)點。盡管國外已經(jīng)有同類產(chǎn)品,但是價格昂貴,從成本來看,本設計的USB下載接口電路與之相比有較強的競爭力。
【圖文】：

第二階段，TMS 保持為“0”，TDI 保持為“1”，TCK 連續(xù)送 16 個短脈沖。第三階段，在兩個 TCK 的上升沿對 TMS 采樣，采樣的數(shù)據(jù)是 11。圖3-16 裝載 BYPASS 指令的功能仿真圖 3-16 的仿真波形是從 TAP 控制器的移位數(shù)據(jù)寄存狀態(tài)開始。各個階段仿真波形的意義是這樣的。第一階段，TMS 送 111100，依據(jù)圖 2-2 的狀態(tài)轉(zhuǎn)換，TAP控制器從移位數(shù)據(jù)寄存狀態(tài)進入移位指令寄存狀態(tài)，把指令寄存器連接到 TDI 和TDO 之間。第二階段，TMS 一直為“0”，依據(jù)圖 2-2，，TAP 控制器一直保持在移位指令寄存狀態(tài)。同時 TDI 保持為“1”

入更新指令寄存狀態(tài)，指令寄存器中的 10 個“1”被裝載進指令寄存器里的鎖存器，BYPASS 指令生效，成為當前指令。圖3-17 捕捉 TDO 數(shù)據(jù)的功能仿真
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2006
【分類號】：TP334.7

【引證文獻】

相關碩士學位論文 前1條

1 陳嫣然;基于雙模通訊的數(shù)字量變換器測試臺系統(tǒng)研究[D];中北大學;2012年

本文編號：2656467