【摘要】： 存儲(chǔ)控制器是計(jì)算機(jī)系統(tǒng)中的重要組成部分,它是CPU和存儲(chǔ)器之間交換數(shù)據(jù)的橋梁和紐帶。存儲(chǔ)控制器決定了計(jì)算機(jī)系統(tǒng)所能支持的最大存儲(chǔ)器容量、存儲(chǔ)器Bank數(shù)、存儲(chǔ)器類型、速度以及存儲(chǔ)器顆粒的數(shù)據(jù)寬度等重要參數(shù),如何高效發(fā)揮存儲(chǔ)器芯片有效數(shù)據(jù)帶寬是決定計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器性能的關(guān)鍵,也是影響計(jì)算機(jī)系統(tǒng)整體性能的重要因素。 本文首先分析了DDR2存儲(chǔ)器面臨的挑戰(zhàn),對(duì)DDR3存儲(chǔ)控制器技術(shù)發(fā)展的必要性進(jìn)行了論述。隨后本文介紹了DDR3的主要技術(shù)特點(diǎn)和DDR3存儲(chǔ)器的控制狀態(tài)機(jī)和控制命令。 基于當(dāng)前國(guó)際上存儲(chǔ)控制器的技術(shù)發(fā)展趨勢(shì),本文提出了一種DDR3存儲(chǔ)控制器的總體設(shè)計(jì)方案,該方案將存儲(chǔ)控制器的功能進(jìn)一步劃分為傳輸層和物理層,隨后對(duì)其中主要模塊的功能和實(shí)現(xiàn)細(xì)節(jié)進(jìn)行了詳細(xì)描述。該控制器可高效地完成訪存請(qǐng)求調(diào)度,提高存儲(chǔ)總線利用率,從而提高訪存帶寬,降低訪存延遲,對(duì)今后其它支持DDR3存儲(chǔ)器的數(shù)字系統(tǒng)設(shè)計(jì)提供了一定的參考。
【圖文】：

圖 1.1 DDR、DDR2 與 DDR3 的結(jié)構(gòu)對(duì)比以及相應(yīng)的預(yù)取設(shè)計(jì)DDR 存儲(chǔ)器實(shí)現(xiàn)了雙倍數(shù)據(jù)率傳輸(Double Data Rating)，它可以在一個(gè)時(shí)期傳輸兩次數(shù)據(jù)，即在時(shí)鐘的上升沿和下降沿分別激發(fā)一次，這樣它的數(shù)據(jù)頻率就達(dá)到時(shí)鐘頻率的兩倍，而它的核心頻率仍然與時(shí)鐘頻率相同，例如 DDR4儲(chǔ)器，它的核心頻率與時(shí)鐘頻率都只有 200MHz。雙倍數(shù)據(jù)率意味著存儲(chǔ)器核在一個(gè)時(shí)鐘周期內(nèi)供給兩倍的數(shù)據(jù)，為了做到這一點(diǎn)，DDR 存儲(chǔ)器引入了 2b取設(shè)計(jì)，在預(yù)取機(jī)制中，存儲(chǔ)器 Cell 陣列的數(shù)據(jù)先被輸入到 I/O Buffer 緩，然后再?gòu)?I/O Buffer 向存儲(chǔ)器總線輸出。而 2bit 預(yù)取則意味著每個(gè)時(shí)鐘存儲(chǔ)器 Cell 陣列都會(huì)發(fā)送 2bit 數(shù)據(jù)到 I/O Buffer 內(nèi)暫存，以滿足下個(gè)時(shí)鐘的兩次數(shù)據(jù)傳送。7

的核心頻率仍然只有 200MHz、也就是和 DDR400 相當(dāng)，主要的了 4bit 預(yù)取和頻率不對(duì)等的設(shè)計(jì)，控制 I/O Buffer 的時(shí)鐘的 2 倍，而數(shù)據(jù)傳輸頻率仍為時(shí)鐘頻率的 2 倍，也就是說(shuō) DDR到核心頻率的 4 倍。接下來(lái)的 DDR3 同樣是沿著這條道路前進(jìn)到 8bit，并將時(shí)鐘頻率提升為核心頻率的 4 倍——假設(shè)其核心時(shí)鐘頻率就達(dá)到 400MHz，數(shù)據(jù)傳輸頻率則高達(dá) 800MHz，這也就準(zhǔn)。由于 DRAM 內(nèi)部存儲(chǔ)單元的核心頻率提高比較困難且成本較核心頻率已經(jīng)達(dá)到了 200MHz，為了解決外部數(shù)據(jù)傳輸率和核DDR3 引進(jìn)了新的 8-bit Prefetch（數(shù)據(jù)預(yù)取架構(gòu)）技術(shù)來(lái)保增長(zhǎng)。0 內(nèi)部 Cell（存儲(chǔ)單元）的核心頻率僅為 100MHz，采用 8-bi能提供和核心頻率為 200MHz 的 DDR2-800 同樣的帶寬。也就是這種并行運(yùn)行的方式來(lái)增加內(nèi)部帶寬，，可以讓存儲(chǔ)器頻率提升線。圖 2.1 是 DDR、DDR2 和 DDR3 預(yù)取技術(shù)的比較[7]。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類號(hào)】：TP333

【引證文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 鄧林;單芯片多核處理器存儲(chǔ)優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前1條

1 史林森;基于自主CPU的DDR3系統(tǒng)協(xié)同仿真與設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

本文編號(hào)：2654138