【摘要】：隨著半導(dǎo)體制造工藝的發(fā)展與計(jì)算機(jī)體系結(jié)構(gòu)等方面的改進(jìn),DSP已經(jīng)在通信、軍事、控制、家電等領(lǐng)域得到廣泛的應(yīng)用。由于DSP一般是面向數(shù)據(jù)密集型的應(yīng)用,存儲(chǔ)器訪問速度、效率對(duì)處理器系統(tǒng)性能影響越來越突出,因此片內(nèi)存儲(chǔ)器是處理器研究的重點(diǎn)之一。 YHFT-DSPX是我校自主研發(fā)的一款高性能定點(diǎn)數(shù)字信號(hào)處理器,芯片最高工作頻率可達(dá)250MHz。該款處理器采用超長指令字體系結(jié)構(gòu)與哈佛總線結(jié)構(gòu),含有八個(gè)功能部件且可并發(fā)執(zhí)行。本文詳細(xì)分析了全芯片對(duì)片內(nèi)存儲(chǔ)器的功能需求,擬定了與其他部件的接口協(xié)議,并將其劃分為兩個(gè)功能部件——片內(nèi)數(shù)據(jù)存儲(chǔ)器和片內(nèi)程序存儲(chǔ)器,分別對(duì)其展開性能分析、結(jié)構(gòu)研究和邏輯設(shè)計(jì)。 本文深入研究了取指過程,成功的設(shè)計(jì)了存儲(chǔ)器訪問請(qǐng)求的發(fā)起、請(qǐng)求的仲裁、取指包提交以及存儲(chǔ)體組織等模塊。針對(duì)cache命中失效的情況,通過增加額外的判斷邏輯確保取指過程的正確性。除此之外,結(jié)合IDM部件的功能特點(diǎn),重點(diǎn)針對(duì)DMA與CPU內(nèi)核訪存部件(包括DA部件和DB部件)并發(fā)訪問發(fā)生沖突即訪問目標(biāo)地址有重疊的情況,通過采用優(yōu)先權(quán)仲裁方式,根據(jù)DMA寄存器的配置信息結(jié)合既定的DA和DB部件的優(yōu)先級(jí)安排來裁定訪問次序,從整體上解決了影響存儲(chǔ)器訪問性能瓶頸問題。 此外,本文還詳細(xì)研究了片內(nèi)存儲(chǔ)器系統(tǒng)級(jí)驗(yàn)證方法,編制了大量系統(tǒng)級(jí)功能驗(yàn)證代碼,分別通過系統(tǒng)級(jí)功能模擬與FPGA仿真驗(yàn)證了設(shè)計(jì)正確性,確保片內(nèi)存儲(chǔ)器在功能上滿足全芯片設(shè)計(jì)需求。還采用了多種綜合策略,對(duì)片內(nèi)存儲(chǔ)器進(jìn)行了綜合優(yōu)化,使得設(shè)計(jì)在時(shí)序方面能夠收斂,在面積上獲得了令人滿意的結(jié)果。對(duì)于芯片的測(cè)試與應(yīng)用結(jié)果表明:本文所設(shè)計(jì)的基于YHFT-DSPX的片內(nèi)存儲(chǔ)器,達(dá)到了既定的設(shè)計(jì)性能指標(biāo),完全能夠滿足高性能DSP體系結(jié)構(gòu)的應(yīng)用要求。
【圖文】：

國防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文第二章 YHFT-DSPX 片內(nèi)存儲(chǔ)器結(jié)構(gòu)2.1 YHFT-DSPX 體系結(jié)構(gòu)YHFT-DSPX 是一款高速定點(diǎn)數(shù)字信號(hào)處理器，穩(wěn)定工作頻率為 200M頻率可達(dá) 250MHz，在 200MHz 的工作頻率下峰值處理速度達(dá) 1600MIPP 處理器由四個(gè)主要部分組成：CPU 內(nèi)核、片內(nèi)存儲(chǔ)器、片外存儲(chǔ)器和。CPU 采用 VLIW 結(jié)構(gòu)，，8 個(gè)功能單元可以并行操作，這些功能單元被的兩組，每組由 4 個(gè)基本功能單元組成。另外，還采用哈佛結(jié)構(gòu)，將程和數(shù)據(jù)存儲(chǔ)器分開，提高了指令與數(shù)據(jù)存取的并行性，從而提高系統(tǒng)的速度和數(shù)據(jù)處理能力。該款芯片擁有豐富的片內(nèi)集成外設(shè)，包括直接存（DMA）、串行接口、外部存儲(chǔ)器接口（EMIF）、擴(kuò)展總線等。YHF片整體結(jié)構(gòu)如圖 2.1 所示。

1.2 數(shù)據(jù)存儲(chǔ)控制器功能概述 數(shù) 據(jù) 存 儲(chǔ) 器 容 量 為 256KB， 劃 分 為 兩 存 0h~8001FFFFh 和 80020000h~8003FFFFh。每一塊8K 深度的存儲(chǔ)體。針對(duì)片內(nèi)數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)吞成兩個(gè) 32 位的 CPU 訪問與一個(gè) 32 位的 DMA 訪個(gè)存儲(chǔ)體中，CPU 的 DA 和 DB 數(shù)據(jù)訪問通路或 據(jù)存儲(chǔ)器的任何部分而不會(huì)發(fā)生沖突。內(nèi)程序存儲(chǔ)器的訪問需要通過數(shù)據(jù)存儲(chǔ)控制器，圖 2.6 所示。IDM 部件主要作用：對(duì)于 CPU 或 DMA 控制器提交的訪問片內(nèi)數(shù)據(jù)存對(duì) CPU 提交的訪問 EMIF 的申請(qǐng)進(jìn)行處理。作為 CPU 通過外設(shè)總線控制器訪問片內(nèi)外設(shè)的橋 對(duì)片外存儲(chǔ)器接口、片內(nèi)集成外設(shè)、DMA 的訪問的處理后，才發(fā)送請(qǐng)求給各個(gè)功能部件。在此過一是：仲裁導(dǎo)致訪問沖突的請(qǐng)求源。二是：將并
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 王恒娜;訪問局部性原理在Cache系統(tǒng)優(yōu)化及設(shè)計(jì)中的應(yīng)用[J];安徽師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年04期

2 胡春媚,江東,馬劍武,陳書明,郭陽;基于標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)的綜合優(yōu)化綜述[J];計(jì)算機(jī)工程與科學(xué);2005年04期

相關(guān)碩士學(xué)位論文 前1條

1 楊京飛;32位DSP高性能串行接口的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

本文編號(hào)：2652391