【摘要】： CACHE設(shè)計是高性能微處理器設(shè)計的一個關(guān)鍵部分。本文的研究重點在于如何用靜態(tài)存儲器(SRAM),實現(xiàn)一個速度達到1GHZ的大容量片內(nèi)CACHE。從電路設(shè)計和版圖設(shè)計兩方面探索CACHE的設(shè)計方法。 本文著重研究了CACHE的電路結(jié)構(gòu),存儲器單元(CELL)和讀寫電路的設(shè)計,譯碼器電路設(shè)計方法等。介紹了CACHE內(nèi)可測性電路設(shè)計,介紹了內(nèi)建自測試、內(nèi)建自修復和掃描鏈測試相結(jié)合的設(shè)計方法。CACHE的物理設(shè)計以全定制設(shè)計方法為主,本文闡述了存儲器CELL以及大規(guī)模全定制存儲器陣列版圖的設(shè)計方法。 高速大容量CACHE的時序分析是物理實現(xiàn)的難點之一,課題使用動態(tài)和靜態(tài)時序分析兩種手段相結(jié)合的時序分析方法,采用層次化建模,減小數(shù)據(jù)量�？焖贉蚀_的針對大容量CACHE進行時序分析�？煽啃苑治鲆彩荂ACHE設(shè)計的關(guān)鍵點,針對不同電路特點,采用層次化噪聲分析,有效提高了CACHE的可靠性。 課題通過物理驗證,確保了設(shè)計的正確性,經(jīng)過流片試驗,對封裝后的芯片進行測試,結(jié)果表明,課題完成了一個大容量高速CACHE的物理設(shè)計,性能符合設(shè)計指標。
【圖文】：

對存儲器陣列的數(shù)據(jù)讀出和寫入的功能實現(xiàn)。維的存儲單元定位�？刂齐娐愤M行一些有效信等。本節(jié)對這幾部分電路的設(shè)計進行分析。存儲單元電路設(shè)計M 的基本存儲單元結(jié)構(gòu)。端口 CELL個常見的單端口 6-T CMOS SRAM 存儲單元。它的個有一個門管，，當門管打開，存儲節(jié)點和位線反向器尺寸完全相同，門管也完全一致。并且版也完全匹配。wordline為字線，Bitline和Bitlin

SRAM CELL 有三種工作狀態(tài)：保持、讀 CELL 和寫 CELL。下面分別介紹這三種狀態(tài)的工作原理。1）保持如圖 3，當 SRAM 在保持狀態(tài)時，wordline為低電平，兩個門管都截止。若單元存儲值為“0”，那么 a 為低電平，通過反相器對，維持兩個存儲節(jié)點電壓相反的狀態(tài)。2）讀操作
【學位授予單位】：上海交通大學
【學位級別】：碩士
【學位授予年份】：2007
【分類號】：TP332

【相似文獻】

相關(guān)期刊論文 前10條

1 趙琳娜;王春早;宿吉偉;陶建中;;SOI SRAM測試研究[J];微計算機信息;2007年17期

2 劉建都;嵌入式系統(tǒng)的在線自測試技術(shù)[J];微電子技術(shù);2000年06期

3 朱小莉,陳迪平,王鎮(zhèn)道;SRAM的一種可測性設(shè)計[J];湖南大學學報(自然科學版);2003年06期

4 張衛(wèi)新,侯朝煥;一種改進的嵌入式SRAM內(nèi)建自測試設(shè)計[J];微電子學;2003年03期

5 于祥苓;李響;;SOC微處理器核測試技術(shù)研究[J];微處理機;2008年04期

6 崔偉;丁建忠;;邊界掃描超越基本PCB測試[J];儀器儀表用戶;2011年03期

7 孫藝,汪東旭;基于MCU的可測試性設(shè)計[J];微電子學;1999年03期

8 王宗青,徐拾義;基于軟件內(nèi)建自測試模板內(nèi)容的研究[J];計算機應(yīng)用研究;2004年09期

9 邢萬;俞珍傳;賀磊;陸鋒;;8位RISC_CPU可測性設(shè)計[J];微計算機信息;2009年05期

10 袁超;趙元富;杜俊;鮑芳;;一種混合信號SoC中模數(shù)轉(zhuǎn)換器的內(nèi)建自測試方案[J];微電子學與計算機;2010年01期

相關(guān)會議論文 前10條

1 崔偉;馮建華;;一種基于Loopback結(jié)構(gòu)的RFIC內(nèi)建自測試方法[A];第十四屆全國容錯計算學術(shù)會議(CFTC'2011)論文集[C];2011年

2 焦慧芳;張小波;賈新章;;一種基于LFSR與MARCH C+算法的SRAM內(nèi)建自測電路設(shè)計[A];第十一屆全國可靠性物理學術(shù)討論會論文集[C];2005年

3 侯明東;劉杰;張慶祥;王志光;朱智勇;甄紅樓;金運范;劉昌龍;陳曉曦;衛(wèi)新國;張琳;樊友誠;祝周榮;張弋艇;;IDT71256 SRAM的單粒子效應(yīng)研究[A];中國空間科學學會空間探測專業(yè)委員會第十六次學術(shù)會議論文集（上）[C];2003年

4 梁華國;方祥圣;;一種基于折疊計數(shù)器優(yōu)化播種的BIST方案[A];第三屆中國測試學術(shù)會議論文集[C];2004年

5 付祥;王達;李華偉;胡瑜;李曉維;;一種嵌入式存儲器的內(nèi)建自修復機制[A];第四屆中國測試學術(shù)會議論文集[C];2006年

6 賀朝會;楊秀培;張衛(wèi)衛(wèi);褚俊;任學明;夏春梅;王宏全;肖江波;李曉林;;應(yīng)用α源評估靜態(tài)存儲器的軟錯誤[A];第四屆北京核學會核應(yīng)用技術(shù)學術(shù)交流會論文集[C];2006年

7 朱彥卿;何怡剛;陽輝;劉美容;王璽;;一種高速ADC靜態(tài)參數(shù)的內(nèi)建自測試結(jié)構(gòu)[A];第四屆中國測試學術(shù)會議論文集[C];2006年

8 楊婷;鄺繼順;;基于測試片段間轉(zhuǎn)移的低功耗BIST實現(xiàn)[A];第四屆中國測試學術(shù)會議論文集[C];2006年

9 張弘;李康;;一種可編程MBIST結(jié)構(gòu)的設(shè)計與實現(xiàn)[A];第20屆測控、計量、儀器儀表學術(shù)年會論文集[C];2010年

10 田祥勇;師奕兵;;數(shù)字信號源的一種長序列數(shù)據(jù)碼產(chǎn)生技術(shù)研究[A];中國自動化學會、中國儀器儀表學會2004年西南三省一市自動化與儀器儀表學術(shù)年會論文集[C];2004年

相關(guān)重要報紙文章 前10條

1 慧芯;靜態(tài)存儲器領(lǐng)域在華專利申請分析[N];中國知識產(chǎn)權(quán)報;2011年

2 集納;康柏發(fā)布存儲陣列方案“航海者”[N];通信產(chǎn)業(yè)報;2002年

3 本報記者 祁金華;存儲供電成本不容忽視[N];網(wǎng)絡(luò)世界;2008年

4 張承東;HP存儲新品簡化中小企業(yè)應(yīng)用[N];網(wǎng)絡(luò)世界;2008年

5 本報記者 周源;P9500：應(yīng)用也融合[N];網(wǎng)絡(luò)世界;2010年

6 劉濤;不要錯過低端存儲市場[N];電腦商報;2007年

7 郭平;EMC ILM驅(qū)動產(chǎn)品創(chuàng)新[N];計算機世界;2006年

8 郭平;MAID技術(shù)讓存儲走向節(jié)能[N];計算機世界;2008年

9 本報記者 郭濤;中端存儲的四個亮點[N];中國計算機報;2009年

10 本報記者 劉學習;巨型存儲陣列DMX-3容量可達1PB[N];計算機世界;2005年

相關(guān)博士學位論文 前10條

1 朱敏;電子系統(tǒng)內(nèi)建自測試技術(shù)研究[D];哈爾濱工業(yè)大學;2010年

2 孫秀斌;混合信號電路故障診斷的內(nèi)建自測試（BIST）方法研究[D];電子科技大學;2004年

3 徐磊;基于SOC架構(gòu)的可測性設(shè)計方法學研究[D];清華大學;2002年

4 楊德才;算術(shù)運算電路的通路時延故障測試[D];電子科技大學;2008年

5 李杰;低功耗內(nèi)建自測試（BIST）設(shè)計技術(shù)的研究[D];東南大學;2004年

6 肖繼學;基于累加器的DSP數(shù)據(jù)通路的內(nèi)建自測試技術(shù)的研究[D];電子科技大學;2007年

7 李銳;低功耗內(nèi)建自測試設(shè)計方法研究[D];東南大學;2005年

8 詹文法;系統(tǒng)芯片外建自測試技術(shù)研究[D];合肥工業(yè)大學;2009年

9 徐寧;用于VLSI物理設(shè)計的計算智能算法研究及應(yīng)用[D];電子科技大學;2003年

10 朱彥卿;模擬和混合信號電路測試及故障診斷方法研究[D];湖南大學;2008年

相關(guān)碩士學位論文 前10條

1 吳越;高性能微處理器中緩存器（CACHE）的后端設(shè)計[D];上海交通大學;2007年

2 施亮;高速、低功耗SRAM分析與設(shè)計[D];江南大學;2007年

3 胡少飛;基于MT-6000系統(tǒng)級模擬與驗證的技術(shù)研究[D];長沙理工大學;2012年

4 林楊;二級Cache Tag中SRAM的全定制設(shè)計與實現(xiàn)[D];國防科學技術(shù)大學;2009年

5 程旺燕;基于等確定位切分的SoC內(nèi)建自測試方法研究[D];合肥工業(yè)大學;2010年

6 劉客;130nm工藝下600MHz SRAM的全定制設(shè)計與實現(xiàn)[D];國防科學技術(shù)大學;2009年

7 樂大珩;低功耗存儲器設(shè)計研究及在ROM中的實現(xiàn)[D];國防科學技術(shù)大學;2005年

8 王磊;嵌入式SRAM優(yōu)化設(shè)計[D];電子科技大學;2003年

9 田歡;大容量電子存儲陣列的設(shè)計與實現(xiàn)[D];西安電子科技大學;2010年

10 陳倩;電子存儲陣列管理與控制分系統(tǒng)的設(shè)計與實現(xiàn)[D];西安電子科技大學;2010年

本文編號：2646138