【摘要】： 隨著微電子工藝技術(shù)水平的不斷提高,嵌入式SRAM呈現(xiàn)出更高集成度、更快速及更低功耗的發(fā)展趨勢(shì)。近年來(lái),集成SRAM的各種系統(tǒng)芯片己屢見(jiàn)不鮮,它們?cè)诟纳葡到y(tǒng)性能、提高芯片可靠性、降低成本與功耗等方面都起到了積極的作用。本文主要針對(duì)嵌入式同步雙口512X28bit靜態(tài)存儲(chǔ)器的設(shè)計(jì)進(jìn)行了詳細(xì)的闡述。文章結(jié)合存儲(chǔ)單元靜態(tài)噪聲容限(SNM)及軟誤差率(SER)的分析,對(duì)靜態(tài)八管單元進(jìn)行了優(yōu)化設(shè)計(jì),在保證縮小芯片面積(存儲(chǔ)單元的尺寸為:5.87×6.54um2)的同時(shí)提高了存儲(chǔ)單元的工作穩(wěn)定性(SNM8T=530mv)。設(shè)計(jì)存儲(chǔ)器每一部分電路的時(shí)候,都仔細(xì)考慮了如何降低芯片功耗和提高工作速度。如用三級(jí)靈敏放大器來(lái)提高數(shù)據(jù)讀出的速度,讀寫(xiě)速度可達(dá)到2.96ns。為了減小陣列中存儲(chǔ)單元間的串?dāng)_問(wèn)題,提高芯片的可靠性,在存儲(chǔ)陣列版圖設(shè)計(jì)時(shí),采用了字線“錯(cuò)序譯碼”結(jié)構(gòu)和位線“間隔譯碼”結(jié)構(gòu)。設(shè)計(jì)中還采用了仲裁邏輯電路判斷雙口的存儲(chǔ)優(yōu)先權(quán),芯片采用0.18um CMOS硅柵雙阱制造工藝,芯片尺寸為:746.36×966.74um2。SRAM的字長(zhǎng)為28bit。
【圖文】：

了一些可重復(fù)編程的存儲(chǔ)器，雖說(shuō)它們的編程速度比較慢。3.極紫外線光可擦除可編程ROM(UVEPROM):它的核心部件就是一個(gè)浮柵晶體管(Floating gate transistor)，其結(jié)構(gòu)如圖1.1所示。浮柵晶體管的最重要的特性是圖1.1 浮柵晶體管的截面圖它的闡值電壓的可編程性。當(dāng)在表1.1所示結(jié)構(gòu)的柵-源和漏一源之間分別加上15-20V的大電壓，則產(chǎn)生的大電場(chǎng)將會(huì)引起雪崩注入，襯底中的電子就會(huì)獲得足夠的能量而變?yōu)椤盁犭娮印辈⒋┻^(guò)第一層氧化絕緣層，被浮柵俘獲，這就稱之為浮柵晶體管的編程過(guò)程。由于浮柵的四周被絕緣性能優(yōu)良的二氧化硅(Si02)所包圍，所以即使在不加電源電壓的情況下，浮柵上被俘獲的電子仍能保存很多年(一般為十年左右)，因此就產(chǎn)生了非揮發(fā)性存儲(chǔ)器。由于浮柵上所俘獲的電子使得在其上產(chǎn)生一個(gè)負(fù)電壓，從一個(gè)器件的角度來(lái)看，這將意味著闡值電壓的增大(典型值為7V左右)，所以在柵一源之間加上普通的5V電壓己不足以打開(kāi)此器件

圖1.2 E2PROM中浮柵晶體管橫截面圖 圖1.3 隨穿效應(yīng)的I-V曲線與溝道和漏極隔離的部分絕緣層的厚度減小到10納米或更低。當(dāng)在薄的氧化層上加上10V左右的電壓時(shí)，電子通過(guò)隧穿效應(yīng)到達(dá)浮柵并被其俘獲，，完成編程操作。此隧穿效應(yīng)的IN曲線如圖1.3所示，由圖可見(jiàn)，此種編程機(jī)構(gòu)的主要優(yōu)點(diǎn)是其可逆性，即只要將編程時(shí)的電壓反向就可實(shí)現(xiàn)擦除過(guò)程。E2PROM與UVEPROM相比，既有優(yōu)點(diǎn)也有不足之處。優(yōu)點(diǎn)是擦除速度快，可支持105擦除/編程周期和可有選擇的進(jìn)行擦除/編程。不足之處在于當(dāng)注入電子到浮柵上時(shí)，會(huì)增大器件的閡值電壓而當(dāng)進(jìn)行擦除操作時(shí)，又會(huì)降低VT，這樣就存在如何控制閩值電壓的問(wèn)題。從浮圖1.4 E2PROM存儲(chǔ)單元（讀過(guò)程）
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP333

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王萬(wàn)業(yè);CMOS SRAM存儲(chǔ)單元研究[J];半導(dǎo)體技術(shù);1997年02期

2 賀朝會(huì),李國(guó)政,羅晉生,劉恩科;CMOS SRAM單粒子翻轉(zhuǎn)效應(yīng)的解析分析[J];半導(dǎo)體學(xué)報(bào);2000年02期

3 王佳靜,華林,沈泊,李文宏,章倩苓;一種500MHz 32×32bit高速五端口CMOS寄存器堆[J];半導(dǎo)體學(xué)報(bào);2002年12期

4 馮國(guó)臣,鄭新建,沈緒榜;一種減小存儲(chǔ)單元間串?dāng)_的新型陣列布局結(jié)構(gòu)[J];半導(dǎo)體學(xué)報(bào);2005年01期

5 呂家云;低功耗閃速存儲(chǔ)技術(shù)的現(xiàn)狀及其可靠性研究[J];巢湖學(xué)院學(xué)報(bào);2005年03期

6 李彥旭,巴大志,成立;靜態(tài)存儲(chǔ)單元電路設(shè)計(jì)工藝的研究[J];電子元件與材料;2002年12期

7 姚建楠,季科夫,吳金,黃晶生,劉凡;基于SRAM高速靈敏放大器的分析與設(shè)計(jì)[J];電子器件;2005年03期

8 李文宏,章倩苓;閾值電壓對(duì)超深亞微米SRAM存儲(chǔ)單元SNM的影響[J];固體電子學(xué)研究與進(jìn)展;2002年03期

9 李文宏,張海清,章倩苓;一種高可靠電流靈敏放大器設(shè)計(jì)[J];固體電子學(xué)研究與進(jìn)展;2003年04期

10 葉菁華,陳一輝,郭淦,洪志良;一種512Kbit同步高速SRAM的設(shè)計(jì)[J];固體電子學(xué)研究與進(jìn)展;2004年03期

本文編號(hào)：2644416