【摘要】：AVP335是一款32位高性能浮點型的數(shù)字信號處理器(DSP),具有非常豐富的片內(nèi)外設(shè)與大量的片內(nèi)存儲,它的浮點處理單元(FPU)具有非常強大的數(shù)值計算和處理的能力。協(xié)處理器(coprocessor)是針對某些特定且CPU處理緩慢或無法處理的應用而設(shè)計的芯片,主要輔助CPU完成這些特定任務的處理。例如浮點運算、超越函數(shù)的計算等。因此,協(xié)處理器的設(shè)計是針對某種特定的應用,而不必將它設(shè)計為一款通用型處理器。本研究設(shè)計了一款32位高性能浮點型DSP的協(xié)處理器,該協(xié)處理器主要用于協(xié)助CPU完成浮點數(shù)的數(shù)值計算和處理。根據(jù)協(xié)處理器的基本功能與設(shè)計要求,首先對協(xié)處理器的組成結(jié)構(gòu)進行介紹,包括浮點數(shù)標準、寄存器、流水線、指令集以及尋址方式。其次,本研究對FPU的數(shù)值運算單元進行了分析與設(shè)計,主要包括對加法器、乘法器以及除法器等算法的研究。此外,為了使數(shù)值運算單元獲得更好的性能,對相應的算法做出了進一步的改進。因此,加法器的設(shè)計采用改進型的Two-Path算法實現(xiàn),即通過減少運算路徑中的移位操作以及提高路徑的并行度。乘法器采用基4 Booth算法將乘數(shù)進行編碼,降低產(chǎn)生部分積的數(shù)量,然后使用Wallace樹型壓縮器完成部分積的壓縮,并通過保留進位加法器(CSA)完成最終的相加。除法器采用基4 SRT算法實現(xiàn)。最后是譯碼控制單元的設(shè)計,首先對浮點指令和指令執(zhí)行過程進行詳細的分析,然后對指令譯碼器進行設(shè)計。完成FPU各個功能模塊的設(shè)計后,編寫了各個功能模塊的RTL代碼,并使用VCS和Ncverilog仿真工具完成FPU各個功能的驗證,仿真結(jié)果表明了該處理器的邏輯設(shè)計完全正確。最后,基于0.13μm CMOS工藝用半定制的方式對協(xié)處理器系統(tǒng)進行仿真與驗證。
【圖文】：

結(jié)構(gòu)和八級流水線組成的。其中哈佛總線結(jié)構(gòu)包含獨立的三條地址總線和三條數(shù)逡逑據(jù)總線，實現(xiàn)指令和數(shù)據(jù)的并行訪問。八級流水線的設(shè)計提高了指令處理的速度，逡逑在單周期內(nèi)能夠?qū)崿F(xiàn)指令和數(shù)據(jù)的同時提取，增強處理器的運算能力。如圖２．２逡逑所不為ＣＰＵ的基本功能和結(jié)構(gòu)。逡逑５逡逑

是由ＣＰＵ和ＦＰＵ邋（Ｆｌｏａｔ邋Ｐｏｉｎｔ邋Ｕｎｉｔ）構(gòu)成，同時采用哈佛總線結(jié)構(gòu)和八級流水線逡逑結(jié)構(gòu)，還擁有大量的內(nèi)部存儲器，豐富的外設(shè)模塊以及８８個可復用的ＧＰＩＯ逡逑（Ｇｅｎｅｒａｌ邋Ｐｕｒｐｏｓｅ邋Ｉｎｐｕｔ邋Ｏｕｔｐｕｔ）端口。ＤＳＰ結(jié)構(gòu)如圖２．１邋所示。逡逑Ｐｒｏｇｒａｍ邋Ｂｕｓ邋（程序總線）邐邐片上外設(shè)邐＾逡逑卜—．邐ｅＰＷＭ邐」—－？逡逑｜邋Ｓｅｃｔｏｒｅｄ邋ｉ邋ＳＡＲＡＭ邋ＢｏｏｔＲＯＭ邋｜邋ＯＴＰＲＯＭ邋ＤＭＡ邋Ｌ＿■■■邐：逡逑Ｆｌａｓｈ邐（３４Ｋ）邐（８Ｋ）邋１邋（１Ｋ）邐６ＣＨ．邐一＋邐＂＾１一＾逡逑］（２５６Ｋ）邋！邋邐－Ｚ邐邐｜邐－Ｔ邐１邐邐邐邋Ｉ逡逑１邋ｉ邐１邋』‘邋ｔ邐存儲器邋丨邐；邐—＾＾邐ｅＱＥＰ邋一——逡逑Ａ（１９：０）邐＂邐ｊ邐ｕ邋Ｉ邐ＤＭＡ總線邐ｊ邐邋！逡逑＾￣１——；—逡逑Ｄ（１９：０）邐邐Ｊ邋ｊ邐｜邐｜邐ｔ邐＾—令邋ＣＡＮ２．０Ｂ邋Ｍ￣￣？逡逑Ｉ，，邋邐「．＿．■■■＂１—邋．邋．．邋★邐１邐邐邋——邋此邋－邋＾逡逑Ａｔｏｍｉｃ邐輔助寄存邐系統(tǒng)控制邐邐．逡逑ＡＬＵ邐．邐器組邐ＦＰＵ邐｜時鐘管理邐＂—令邐ＳＣＩ邐Ｋ１￣￣卜逡逑（Ｒ－Ｍ－Ｗ）邐（３２邋３２ｂ，ｔ）邐（３２ｂｉｔ）邐卜邐逡逑ｉ邋Ｗａｉｃｂｄｏｅ逡逑２邐？邐Ｉ邋ｉ邐邐邐邋——？邋－￣￣ＳＰＩ邐￣￣？逡逑Ｉ邐＼邐！邐｜定時器＊３邐邐：逡逑ｇｃＴｇａａ？ＰｒＥ邐邐邐」邋ＭｃＢＳＰ邐卜逡逑ＣＰＵ邐寄存器總線邐［ｊ邋“邐＾￣￣Ｐ－邐．」逡逑１￣ＤａｔａＢｕｓ（＿邋線）邐邐邐邐邐１—＾」�。�
【學位授予單位】：湘潭大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TP332

【相似文獻】

相關(guān)期刊論文 前10條

1 孫俊杰;;閃存大佬推協(xié)處理器將閃存推向更廣闊市場[J];中國電子商情(基礎(chǔ)電子);2012年08期

2 魯冰;;Zoran發(fā)布手機協(xié)處理器Approach 5[J];電子產(chǎn)品世界;2006年15期

3 張健浪;;協(xié)處理器平臺打造戰(zhàn)略核心[J];個人電腦;2006年10期

4 吳康;;應用安全協(xié)處理器構(gòu)建一個金融終端中的安全嵌入式系統(tǒng)[J];中國公共安全(綜合版);2006年06期

5 初秀琴,楊莉,李玉山,徐東明;并行視頻運動估計協(xié)處理器設(shè)計[J];電路與系統(tǒng)學報;2003年05期

6 ;采用協(xié)處理器解決方案的TD-SCDMA手機[J];電信技術(shù);2001年11期

7 雯婕;Sun公司推出全新SunPCi~(TM)協(xié)處理器[J];計算機輔助設(shè)計與制造;1999年04期

8 趙成彥;;80387協(xié)處理器的選購與安裝[J];電腦愛好者;1995年07期

9 Rap,M.D.;Tetrick,R.S.;金傳升;;消息傳送協(xié)處理器簡化多處理器系統(tǒng)[J];通信技術(shù);1987年02期

10 ;星河-0520D高級中英文微機系統(tǒng)——長城0520C-H的加強型[J];微型機與應用;1987年05期

相關(guān)會議論文 前10條

1 歐慶于;張昌宏;;應用安全協(xié)處理器構(gòu)建安全嵌入式系統(tǒng)[A];中國造船工程學會電子技術(shù)學術(shù)委員會2006學術(shù)年會論文集（上冊）[C];2006年

2 李振斌;陳小文;李勇;;可配置多態(tài)對稱密碼協(xié)處理器[A];第十九屆計算機工程與工藝年會暨第五屆微處理器技術(shù)論壇論文集[C];2015年

3 龐博;張長明;;基于CORDIC算法的數(shù)字協(xié)處理器設(shè)計與測試[A];2008年中國高校通信類院系學術(shù)研討會論文集（下冊）[C];2009年

4 田英齊;索兵兵;馬英晉;金鐘;;從頭算雙電子積分計算的異構(gòu)優(yōu)化研究[A];第十三屆全國量子化學會議論文集——第一分會：電子結(jié)構(gòu)理論與計算方法[C];2017年

5 何澤;陳小文;;可配置RSA協(xié)處理器的設(shè)計與實現(xiàn)[A];第二十一屆計算機工程與工藝年會暨第七屆微處理器技術(shù)論壇論文集[C];2017年

6 李建贏;王虹宇;洪朝群;姜巍;;PIC/MC模型在Intel Xeon Phi上的初步實現(xiàn)與優(yōu)化[A];第十六屆全國等離子體科學技術(shù)會議暨第一屆全國等離子體醫(yī)學研討會會議摘要集[C];2013年

7 趙永杰;樊曉椏;佟鳳輝;;可重構(gòu)計算在機載圖象處理中的應用研究[A];信號與信息處理技術(shù)——第一屆信號與信息處理聯(lián)合學術(shù)會議論文集[C];2002年

8 徐俊英;彭紹鑫;聶在平;;基于GPU的并行MLFMA[A];2009年全國天線年會論文集（上）[C];2009年

9 孟憲元;;FPGA實現(xiàn)DSP系統(tǒng)的結(jié)構(gòu)模型[A];全國第二屆嵌入式技術(shù)聯(lián)合學術(shù)會議論文集[C];2007年

10 王建榮;;基于HBase的雷達氣象資料存儲管理系統(tǒng)設(shè)計[A];第34屆中國氣象學會年會 S20 氣象數(shù)據(jù)：深度應用和標準化論文集[C];2017年

相關(guān)重要報紙文章 前10條

1 ;TD-SCDMA手機采用協(xié)處理器[N];網(wǎng)絡(luò)世界;2001年

2 ;采用協(xié)處理器的TD-SCDMA手機設(shè)計[N];人民郵電;2001年

3 記者 周源;英特爾首批至強融合協(xié)處理器問世[N];網(wǎng)絡(luò)世界;2012年

4 Altera公司高級產(chǎn)品行銷經(jīng)理 Paul Ekas;FPGA協(xié)處理器優(yōu)化汽車信息系統(tǒng)設(shè)計[N];中國電子報;2004年

5 岳婷;AP面臨基帶和協(xié)處理器競爭[N];中國電子報;2007年

6 《網(wǎng)絡(luò)世界》記者 周源;MIC：以后請叫我“Phi”[N];網(wǎng)絡(luò)世界;2012年

7 沈文;AMD+ATI能否雙贏？[N];計算機世界;2006年

8 電腦商報記者 祁萌;曙光研制HPC協(xié)處理器部件[N];電腦商報;2007年

9 本報記者 湯銘;向高性能計算要產(chǎn)量[N];計算機世界;2013年

10 ;Cell：Power.org的成功預言？[N];中國計算機報;2005年

相關(guān)博士學位論文 前9條

1 宋宇鯤;動態(tài)可重構(gòu)協(xié)處理器研究[D];合肥工業(yè)大學;2006年

2 鄭裕峰;高速包分類協(xié)處理器及網(wǎng)絡(luò)平臺研究[D];中國科學技術(shù)大學;2007年

3 王榮華;動態(tài)二進制翻譯優(yōu)化研究[D];浙江大學;2013年

4 王慶林;基于高性能協(xié)處理器的粒子輸運模擬加速關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2016年

5 陳毅成;無線傳感器網(wǎng)絡(luò)節(jié)點芯片安全增強策略研究[D];華中科技大學;2008年

6 李韜;粗粒度數(shù)據(jù)流網(wǎng)絡(luò)處理器設(shè)計關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2010年

7 吳丹;高效能計算型存儲器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];華中科技大學;2012年

8 杜學亮;定制指令與協(xié)處理器加速機制的研究[D];中國科學技術(shù)大學;2009年

9 鄭朝霞;無線傳感器網(wǎng)絡(luò)節(jié)點芯片關(guān)鍵技術(shù)的研究與實現(xiàn)[D];華中科技大學;2008年

相關(guān)碩士學位論文 前10條

1 夏超俊;基于協(xié)處理器機制的HBase檢索速度改進研究[D];湖南大學;2015年

2 楊玉權(quán);高性能浮點型DSP協(xié)處理器的設(shè)計[D];湘潭大學;2018年

3 何澤;基于RSA/ECC算法的可配置加解密協(xié)處理器[D];西安電子科技大學;2018年

4 付新宇;10G HIMAC協(xié)處理器關(guān)鍵技術(shù)研究[D];西安電子科技大學;2018年

5 張永奇;基于Xeon Phi協(xié)處理器的圖計算研究[D];湖南大學;2017年

6 于艷艷;一種分布式FPGA協(xié)處理器平臺的研究與設(shè)計[D];云南大學;2015年

7 懷蓮;IEEE 802.15.4 CCM-AES協(xié)處理器的研究與設(shè)計[D];華中科技大學;2010年

8 姚于斌;面向圖像處理的可重構(gòu)協(xié)處理器結(jié)構(gòu)設(shè)計研究[D];上海交通大學;2008年

9 趙煒;IEEE802.15.4MAC層協(xié)處理器的軟硬件協(xié)同設(shè)計[D];西安電子科技大學;2013年

10 淮侃;手機多媒體協(xié)處理器芯片的應用與實現(xiàn)[D];西安電子科技大學;2007年

本文編號：2640629